type: awards

label: url

en: The Most Attractive Visual AWARD WINNER

ja: The Most Attractive Visual AWARD WINNER

en: Supply Current Testing for Bridging Faults in Microprocessor Based Sequence Control Circuits

en: 8th Electronic Circuits World Convention


en: Best Paper Award

ja: Best Paper Award

en: Possibility of Logical Error Caused by Open Defects in TSVs

en: International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)


en: 第153回システムLSI設計技術研究会優秀発表学生賞

ja: 第153回システムLSI設計技術研究会優秀発表学生賞

en: テストデータ量削減のための反転信号シフト型 BAST 構成とテストパターン生成法

en: 社団法人情報処理学会 システムLSI設計技術研究会

ja: 社団法人情報処理学会 システムLSI設計技術研究会


en: 第31回エレクトロニクス実装学会春季講演大会研究奨励賞

ja: 第31回エレクトロニクス実装学会春季講演大会研究奨励賞

en: 電荷注入回数によるIC間配線の試験回路

ja: 電荷注入回数によるIC間配線の試験回路

en: Japan Institute of Electronics Packaging

ja: 社団法人 エレクトロニクス実装学会


en: Young Researcher Award

ja: Young Researcher Award

en: Threshold Value Estimation of Electrical Interconnect Tests with Scan FFs

en: IEEE CPMT Symposium Japan 2014

ja: IEEE CPMT Symposium Japan 2014


en: グローバル大学院工学教育賞

ja: グローバル大学院工学教育賞

en: 国際連携教育開発センター

ja: 国際連携教育開発センター


en: 第3回研究会若手優秀講演賞

ja: 第3回研究会若手優秀講演賞

en: 論理値割当隣接線の選択による断線故障用テスト生成時間の削減

ja: 論理値割当隣接線の選択による断線故障用テスト生成時間の削減

en: 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会

ja: 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会


en: システムLSI設計技術研究会2016年度 優秀発表学生賞

ja: システムLSI設計技術研究会2016年度 優秀発表学生賞

en: 微小遅延故障テストのためのTDC組込み型スキャンFFの設計について

ja: 微小遅延故障テストのためのTDC組込み型スキャンFFの設計について

en: 情報処理学会 SLDM研究会

ja: 情報処理学会 SLDM研究会


en: IEEE CASS Shikoku Chapter Best Paper Award

en: Enhanced Built-In Self-Repair Techniques for Improving Fabrication Yield and Reliability of Embedded Memories

en: IEEE CASS Shikoku Chapter

ja: IEEE CASS Shikoku Chapter


en: 第31回エレクトロニクス実装学会春季講演大会

ja: 第31回エレクトロニクス実装学会春季講演大会

en: 電荷注入回数によるIC間配線の試験回路

ja: 電荷注入回数によるIC間配線の試験回路

ja: 社団法人 エレクトロニクス実装学会


en: Fault-aware page address remapping techniques for enhancing yield and reliability of flash memories

en: The 26th IEEE Asian Test Symposium

ja: The 26th IEEE Asian Test Symposium


en: 第5回研究会若手優秀講演賞

ja: 第5回研究会若手優秀講演賞

en: TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減

ja: TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減

en: 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会

ja: 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会


ja: IEEE CASS Shikoku Chapter Best Paper Award

en: Address Scrambling and Data Inversion Techniques for Yield Enhancement of NROM-Based ROMS


en: On Design and Evaluation of a TDC Cell Embedded in the Boundary Scan Circuit for Delay Fault Testing of 3D ICs

ja: International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)


en: 2018 JETTA/TTTC Best Paper Award

ja: 2018 JETTA/TTTC Best Paper Award

en: Address Remapping Techniques for Enhancing Fabrication Yield of EmbeddedMemories

en: IEEE

ja: IEEE


en: Open Defect Detection Not Utilizing Boundary Scan Flip-Flops in Assembled Circuit Boards


en: 2022アカデミックプラザ賞

ja: 2022アカデミックプラザ賞

en: 遅延故障検査容易化バウンダリスキャンにおける観測対象判別回路による検査時間短縮

ja: 遅延故障検査容易化バウンダリスキャンにおける観測対象判別回路による検査時間短縮

ja: 社団法人 エレクトロニクス実装学会


en: 第10回研究会最優秀講演賞

ja: 第10回研究会最優秀講演賞

en: 遅延検査容易化設計を用いるPUF回路の周囲温度による動作性能評価

ja: 遅延検査容易化設計を用いるPUF回路の周囲温度による動作性能評価

en: 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会

ja: 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会