Resistance Estimationof Open Defects between Dies in 3D ICs from pMOS On-Resistance for Open Defect Detection by Supply Current Test Method

電流テストによるダイ間断線検出のためのpMOSのオン抵抗値を用いた断線抵抗値の推定

電子情報通信学会ソサイエティ大会講演論文集


Experimental Examination of Open Defect Detectability by Injected Charge Volume in CMOS ICs

電荷注入量によるCMOS IC内断線の実験による検出可能性調査

Proceedings of the Society Conference of IEICE

電子情報通信学会ソサイエティ大会講演論文集

Institute of Electronics, Information and Communication Engineers


Development of a Die Selection Circuit in the Delay Test Architecture for 3D IC

3D ICの検査容易化設計における遅延故障検査用ダイ選択回路の開発

電子情報通信学会ソサイエティ大会講演論文集


A Test Generation Method for Resistive Open Faults Using Partial MAX-SAT solver

パーシャルMAX-SATを用いた抵抗性オープン故障に対するテスト生成法

電子情報通信学会技術研究報告

従来，VLSIのテストでは，縮退故障モデルや遷移故障モデルが広く用いられてきた．しかしながら，半導体微細化技術の進展に伴い，従来使用されてきた故障モデルを対象としたテストでは検出困難な欠陥が増加している．このような欠陥の一つは，抵抗性オープン故障モデルでモデル化できる．抵抗性オープン故障は，回路内の配線の導電率の低下を表現しており，タイミング故障を引き起こす微小遅延故障である．そのため，可能な限り長い経路でテスト生成を行うことが重要である．また，抵抗性オープン故障の付加的な遅延サイズは，その隣接信号線の値と並走距離によって変化する．そのため，抵抗性オープン故障のテスト生成では，故障伝搬経路と隣接信号線の考慮が重要である．本論文では，パーシャルMaxSATを用いて故障伝搬経路と隣接信号線を考慮した抵抗性オープン故障のテスト生成法を提案する．さらに，生成したテスト集合を故障シミュレーションによって評価する．


Selection of target paths for reducing test application time of delay test using design-for-testability circuit

遅延故障検査容易化設計の同時観測経路の選択によるテスト時間短縮

第34回エレクトロニクス実装学会春季講演大会

第34回エレクトロニクス実装学会春季講演大会

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


A study on a monitoring system for detecting delay defects using boundary scan circuit

TDC 組込み型バウンダリスキャンを用いる信号遅延監視システムの検討

第34回エレクトロニクス実装学会春季講演大会

第34回エレクトロニクス実装学会春季講演大会

社団法人 エレクトロニクス実装学会


A study on temperature dependence on discrimination of resistive opens using machine learning-based anomaly detection

機械学習の異常検知による半断線故障判別法における温度依存性の検討

電子情報通信学会技術研究報告

A resistive open with high resistance results in a small delay. Small delay by a resistive open is difficult to test since circuit delay varies depending on various factors such as crosstalk and process variations. In this paper, we consider the method for discriminating a resistive open using delay distribution obtained by various input signals provided to adjacent lines. This paper describes our method and shows the results of temperature dependencies of the discrimination method.

IC内配線で発生する半断線故障は抵抗成分を持ち，微小遅延として顕在化する.また，クロストークやトランジスタの製造ばらつきの影響により信号遅延は変動し，故障の判別が困難となる.本研究では，隣接線を持つ配線に複数の入力信号を印加して得られる遅延の分布を用いて，故障判別を行う手法を検討する.本稿では，トランジスタの製造ばらつきを考慮した，機械学習の異常検知による半断線故障判別法について述べ，温度に対する依存性を検討する.


On Design and Evaluation for Standard Cell of Boundary Scan with Embedded TDC

TDC 組込み型バウンダリスキャンにおけるバウンダリスキャンセルのスタンダードセル設計と評価

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Evaluation of delay resolution of PFD used for path delay ranking

パス順位比較に用いる PFD の遅延分解能調査

電気関係学会四国支部連合大会講演論文集


Selection of target paths for reducing test application time in delay test using design-for-testability circuit

検査容易化設計手法を用いた複数検査対象経路の同時選択による検査時間の削減

電気関係学会四国支部連合大会講演論文集


Effect of Inter-chip Delay Variation for Resistive Open Fault Detection by Path Delay Ranking

パス順位比較を用いる半断線故障検査法に対する実測によるチップ間ばらつきの影響調査

電気関係学会四国支部連合大会講演論文集


Charge Injection Control Circuit for Detecting Resistive Open Defects in ICs

電荷注入量による IC 内断線不良検出のための電荷注入開始時刻制御回路

電気関係学会四国支部連合大会講演論文集


Open Defect Detection in a Differential Amplifier with Electrical Test Circuit Based on Injected Charge Volume

電荷注入量に基づく検査法による差動増幅回路の抵抗断線検出可能性調査

電気関係学会四国支部連合大会講演論文集


Feasibility of Defective Level Monitoring of Resistive Open Defects in Assembled PCBs with a Comparator of Offset Cancellation Type

オフセットキャンセル型コンパレータを用いた実装基板回路の静的電源電流による断線レベル検出の可能性調査

電気関係学会四国支部連合大会講演論文集


電気試験法による実装基板内抵抗断線の出荷後検出法

電気試験法による実装基板内抵抗断線の出荷後検出法

第29回マイクロエレクトロニクスシンポジウム論文集

第29回マイクロエレクトロニクスシンポジウム論文集

社団法人 エレクトロニクス実装学会


バウンダリスキャンテストによる3D IC内ダイ間抵抗断線検出可能性調査

バウンダリスキャンテストによる3D IC内ダイ間抵抗断線検出可能性調査

第29回マイクロエレクトロニクスシンポジウム論文集

第29回マイクロエレクトロニクスシンポジウム論文集

社団法人 エレクトロニクス実装学会


A study on applying a PLL circuit to detect delay faults

微小遅延故障検査への PLL 回路の適用についての一考察

電子情報通信学会総合大会講演論文集

電子情報通信学会総合大会講演論文集

Institute of Electronics, Information and Communication Engineers


Evaluation of the effect of delay variations on small delay testing using boundary scan circuits with embedded TDC

TDC組込型バウンダリスキャン設計を用いる微小遅延故障検査における遅延ばらつき影響調査

第33回エレクトロニクス実装学会春季講演大会

第33回エレクトロニクス実装学会春季講演大会

社団法人 エレクトロニクス実装学会


A Test Access Port Controller for Stand-by Mode Electrical Testing with Boundary Scan Flip Flops

バウンダリスキャンテスト回路を用いた待機モード時電気試験を可能にするTAPCの開発

第33回エレクトロニクス実装学会春季講演大会

第33回エレクトロニクス実装学会春季講演大会

社団法人 エレクトロニクス実装学会


Test Time Reduction by Separating Delay Lines in Boundary Scan Circuit with Embedded TDC

TDC 組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減

電子情報通信学会技術研究報告

3D die-stacking technique using TSVs has gained much attention as a new integration method of IC. However, faulty TSVs may cause small delay faults because of defects in TSVs such as voids and pinholes during the manufacturing process. We have been proposed a DFT(Design-For-Testability) method for TSVs using a boundary scan circuit with embedded TDC(TDCBS). The TDCBS has a circuit component called delay line that has two roles. One is to observe a delay in TSVs and the other is to apply a transition signal to TSV. In this paper, we present a design to separate the delay lines into two parts for delay observation and for transition signal application in order to reduce test application time on TDCBS. The proposed design can reduce test application time since the length of the scan chain is shortened by separating the delay lines.

ICの新たな集積方法として，TSV(Through-Silicon-Via)を用いた3次元積層技術が注目されている． しかし，ボイドやピンホールなどの製造工程中に発生するTSVの故障により，故障TSVでは遅延故障が発生する可能性がある． そこで，TDC(Time-to-Digital Converter)組込み型バウンダリスキャン(TDCBS)を用いたTSVのテスト容易化設計が研究されている． TDCBSは，TSVの遅延観測およびTSVへの遷移信号入力といった2つの役割を持つ遅延付加部と呼ばれる回路要素を持つ． 本論文では，TDCBSの検査時間を削減するために，遅延付加部を遅延観測用と遷移信号入力用の2つに分割する手法を提案する． 提案手法では，遅延付加部の分割によりスキャンチェインの長さを短縮でき，検査時間を削減可能である．


Effects of Injection Timing on Open Defect Detectability in Charge Injection Tests of SoCs

電荷注入量による断線検出での電荷注入開始時刻変更効果

電気関係学会四国支部連合大会講演論文集


Detectability of Resistive Open Defects in 3D ICs with an Electrical Interconnect Test Circuit Made of Diodes under Process Variation

MOS製造ばらつきに対するダイオード組込型検査用回路を用いた検査法の抵抗断線検出能力

電気関係学会四国支部連合大会講演論文集


On the effectiveness of the discrimination method for resistive open using signal transitions on adjacent lines against temperature

隣接線の信号遷移を用いる半断線故障判別法の温度に対する有効性調査

電気関係学会四国支部連合大会講演論文集


Effect of Process Variation on Oscillation Frequency in Interconnect Tests of 3D ICs with a Ring Oscillator

リングオシレータを用いた3D IC内ダイ間断線検出のMOS製造ばらつきによる影響

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


実装基板回路内抵抗断線のバウンダリスキャンテストによる出荷後検出能力評価

実装基板回路内抵抗断線のバウンダリスキャンテストによる出荷後検出能力評価

第28回マイクロエレクトロニクスシンポジウム講演論文集

第28回マイクロエレクトロニクスシンポジウム講演論文集

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


Reduction of Wire Length by Reordering Delay Elements in Boundary Scan Circuit with Embedded TDC

TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減

電子情報通信学会技術研究報告

TSV attracts attention as a new implementation method of interconnects between dies in 3DICs. However, faulty TSVs may cause small delay faults because of defects in TSVs such as voids and pinholes during the manufacturing process. We have been proposed a DFT(Design-For-Testability) method for TSVs using a boundary scan circuit with embedded TDC(TDCBS). We proposed the design method for reducing variation of additional delay by reordering delay elements. However, in this method, the wire for forming a loop becomes long compared with other wires. In this paper, we present the design method for reducing the wire length of the feedback wire by reordering delay elements under consideration of a loop.

3次元積層ICにおけるダイ間配線の新しい実装方法として，TSV(Through-Silicon-Via)が注目されている． しかし，製造工程中におけるボイドやピンホールなどのTSVの故障により，故障TSVでは遅延故障が発生する可能性がある． そこで，TDC(Time-to-Digital Converter)組込み型バウンダリスキャン(TDCBS)を用いたTSVのテスト容易化設計について研究が行われている． 過去に，遅延付加部のリオーダにより付加遅延量のばらつきを低減するTDCBSの設計手法を提案した． しかし，この手法では遅延付加部のループを形成する配線が，他の配線よりも長くなってしまう問題がある． 本論文では，ループを考慮した遅延付加部のリオーダによってループ部分の配線長を低減する設計手法を提案する．


Design of TDC Embedded in Scan FFs for Testing Small Delay Faults

IDDT出現時間に基づく検査法の断線故障検出能力向上のための設計

電子情報通信学会技術研究報告

Increasing open defects has become a problem. We proposed a supply current test method with a built-in sensor for detecting open defects on signal lines in CMOS logic circuits. The test method is based on an appearance time of dynamic supply current that flows when a test input vector is provided to a device under test. We propose the improved test method to make the difference of IDDT appearance time greater. In addition, SPICE simulation results show that open defects are detected by the improved sensor.

IC内に発生する断線故障の増加が問題となっている. これまでに我々はCMOS論理回路内の信号線における断線故障を検出するための組込みセンサを用いる電源電流検査法を提案した. この検査法はテスト入力ベクトルを検査対象デバイスに印加した際に流れる動的電源電流の出現時間に基づいている. 本稿では検査時に故障回路と正常回路の動的電源電流出現時間の差異を拡大するための検査法の改良を提案する. また,改良した組込みセンサを用いることで断線故障の検出が容易になることをSPICEシミュレーションを用いる実験により示す.


Feasibility of Defective Level Monitoring of Open Defects in 3D ICs with a Comparator of Offset Cancellation Type

オフセットキャンセル型コンパレータを用いた3D IC内ダイ間配線の断線レベル検出の可能性

電気関係学会四国支部連合大会講演論文集


Effect of Process Variation in a Built-in Test Circuit Based on Quiescent Current Flowing through Interconnects of 3D ICs

3D IC内ダイ間配線に流す静的電流による抵抗断線検出用検査回路の製造ばらつきの影響調査

電気関係学会四国支部連合大会講演論文集


Temperature Dependence of Ocsillation Frequency in Interconnect Tests of 3D ICs with a Ring Oscillator

リングオシレータを用いた3D IC内ダイ間配線検査法の発振周波数の温度依存性調査

電気関係学会四国支部連合大会講演論文集


Evaluation of Detectability for Soldered LSI with Resistive Open Fault by Supply Current Test Method

電流テスト法によるLSI実装時半断線故障の検出可能性評価

電気関係学会四国支部連合大会講演論文集


Evaluation of the Feasibility of Resistive Open Fault Detection by Difference of Path Delay Ranking

パス順位比較を用いる半断線故障の検査可能性評価

電気関係学会四国支部連合大会講演論文集


BC1タイプのバウンダリスキャンテスト回路を用いた実装基板のオンライン配線検査法

第27回マイクロエレクトロニクスシンポジウム講演論文集

第27回マイクロエレクトロニクスシンポジウム講演論文集

社団法人 エレクトロニクス実装学会


On Fault Coverage by Low Transition Pattern for IDDT-based Open Fault Testing

IDDT出現時間差を用いる検査法のための低遷移パターンの故障検出率調査

電子情報通信学会総合大会講演論文集

電子情報通信学会総合大会講演論文集

Institute of Electronics, Information and Communication Engineers


Test Circuit for Interconnect Tests Based on The Number of Charging Times

電荷注入回数によるIC間配線の試験回路

第31回エレクトロニクス実装学会春季講演大会

第31回エレクトロニクス実装学会春季講演大会

社団法人 エレクトロニクス実装学会


Online Interconnect Test Method of Assembled PCB Circuits with IEEE 1149.1 Test Circuits

バウンダリスキャンテスト回路を用いた実装基板のオンライン配線試験法

第31回エレクトロニクス実装学会春季講演大会

第31回エレクトロニクス実装学会春季講演大会

社団法人 エレクトロニクス実装学会


An Untestable Fault Identification Method for Sequential Circuits Based on SAT Using Unreachable States

到達不能状態を用いたSATベース順序回路のテスト不能故障判定法

電子情報通信学会技術研究報告


微小遅延故障テストのためのTDC組込み型スキャンFFの設計について

電子情報通信学会技術研究報告

With improvement of semiconductor manufacturing process, small delay becomes more important cause of timing failures. Small delay faults may cause circuit malfunction due to aging deterioration. Therefore, test method for small delay faults is required. We have proposed small delay measurement circuit using TDC(Time-to-Digital Converter) to detect small delay faults on circuit paths. In this paper, we propose new scan FF design that can from a TDC with less area overhead and evaluate its feasibility to detect small delay faults by circuit simulation.

半導体製造技術の向上により，回路の遅延時間がわずかにシフトする微小遅延故障がタイミング不良として顕在化している． 微小遅延故障は経年劣化により誤動作の原因となる可能性があるため検査手法が求められている． 過去に，パスの遅延故障を検出するため，TDC(Time-to-Digital Converter)を用いた微小遅延測定用回路が提案されている． 本稿ではTDCを用いた回路の改良のため，被検査回路内のスキャンFFにTDCを組込んだ回路の設計を行い，シミュレーションによる遅延検出能力評価を行う．


Calibration of inter-chip delay variation using TDC-embedded boundary scan

TDC 組込み型バウンダリスキャンを用いる遅延故障検査でのチップ間ばらつき補正

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


An investigation on the effectiveness of detecting un-propagatable open faults using IDDT appearance time sensor

IDDT出現時間を用いる断線故障検査法の伝搬不能故障検出に対する有効性調査

電気関係学会四国支部連合大会講演論文集


Effects of the selection of adjacent lines for assigning logic value and threshold value for fault excitation on open fault test pattern generation time

論理値割当隣接線選択と故障顕在化しきい値の断線故障用テスト生成時間への影響

電気関係学会四国支部連合大会講演論文集


Effectiveness of discrimination method for resistive open using signal transitions on adjacent lines against defect site at the fault line

隣接線の信号遷移を用いる半断線故障判別法の断線位置に対する有効性調査

電気関係学会四国支部連合大会講演論文集


Investigation on effect of variations for delay resolution of scan FFs with embedded TDC

TDC組込み型スキャンFFの遅延分解能へのばらつきの影響調査

電気関係学会四国支部連合大会講演論文集


Experimental Feasibility Analysis of Open Defect Detection with Built-in IDDT Appearance Time Sensor

実験によるIC内組込み型IDDT出現時間検出回路の断線検出可能性調査

電気関係学会四国支部連合大会講演論文集


Open Defect Detection with Electrical Test Circuit Based on Injected Charge Volume

電荷注入量による断線不良検出の回路規模に対する影響調査

電気関係学会四国支部連合大会講演論文集


Voltage for Applying AC Electric Filed from Adjacent Trace to Detect Output Lead Open by Supply Current Test

電流テストによる出力リード浮き検出時の隣接配線からの交流電界印加電圧

電気関係学会四国支部連合大会講演論文集


Feasibilty of Changing Process Monitoring of Capacitive Open Defects in 3D ICs with a Built-in Electrical Test Circuit

組込み型電気検査回路による3D IC内容量断線の進行過程検出の可能性

電気関係学会四国支部連合大会講演論文集


Feasibility of Capacitive Open Defect Detection with a Built-in Electrical Test Circuit Made of Diodes and nMOS Switches

ダイオードとnMOSからなる電気検査回路による容量断線の実験による検出可能性評価

電気関係学会四国支部連合大会講演論文集


Threshold Values of Electrical Interconnect Tests with Built-in Test Circuit Made of nMOS Diodes

nMOSダイオード組込型検査回路を用いたIC間配線の電気検査用不良判定しきい値の導出

電気関係学会四国支部連合大会講演論文集


Electrical Interconnect Test Method of Assembled PCBs without Boundary Scan Flip Flops

バウンダリスキャンテスト回路を有しないICの電流テストによるリード浮き検出法

第30回エレクトロニクス実装学会春季講演大会

第30回エレクトロニクス実装学会春季講演大会

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


Feasibility of Electrical Test of Opened Leads in Assembled PCBs with Built-in Test Circuit by DC Stimulus

組込型DC刺激信号印加回路を用いた電流テストによるICのリード浮き検出の可能性

第30回エレクトロニクス実装学会春季講演大会

第30回エレクトロニクス実装学会春季講演大会

社団法人 エレクトロニクス実装学会


Reduction of open fault test pattern generation time by selection of adjacent lines for assigning logic value

論理値割当隣接線の選択による断線故障用テスト生成時間の削減

電子情報通信学会技術研究報告

Institute of Electronics, Information and Communication Engineers


On discrimination method of a resistive open using delay variation induced by signal transitions on adjacent lines

隣接線の信号遷移による遅延変動を用いる半断線故障の判別法について

電子情報通信学会技術研究報告


A study on multiple path selection conditions in delay testing using design-for-testability circuit

遅延故障検査容易化回路を用いる同時検査対象経路選択条件の検討

電子情報通信学会技術研究報告


Comparison of IDDQ Flowing Time by Voltage Wave-Form for Applying AC Electric Filed on Supply Current Test

電流テストにおける交流電界印加用波形形状による IDDQ出現時間の比較

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Feasibility of Electrical Interconnect Tests of Hard Open Defects with Built-in Test Circuit by a Triangle Waveform Stimulus

三角波刺激信号印加によるIC間配線の電流テストの可能性評価

電気関係学会四国支部連合大会講演論文集


Threshold Values in Electrical Interconnect Tests with Built-in Electrical Test Circuit Made of nMOS Switches

nMOS スイッチを用いた組込型検査用回路を有する IC の IC 間断線の電気検査法の不良判定しきい値の導出

電気関係学会四国支部連合大会講演論文集


Testability Analysis of Defects in CMOS Pixel Circuits by Circuit Simulation

CMOSイメージセンサ画素回路内欠陥の回路シミュレーションによる検査能力調査

電気関係学会四国支部連合大会講演論文集


Propagation Delay of TSV Repair Circuit in a 3D Stacked Memory IC

3D積層メモリ内TSV救済回路の伝搬遅延調査

電気関係学会四国支部連合大会講演論文集


Feasibility of Electrical Tests for Capacitive Interconnect Open Defects in 3D ICs by a Built-in Test Circuit with Diodes

ダイオード付加検査用回路による3D IC内ダイ間容量断線の電気検査能力評価

電気関係学会四国支部連合大会講演論文集


Feasibility of Supply Current Tests by Amount of Charge Injected into Interconnects between ICs

電荷注入量によるIC間配線の電流テストの可能性評価

電気関係学会四国支部連合大会講演論文集


A study on test pattern ordering for detecting open faults using IDDT appearance time

IDDT出現時間を用いた断線故障検出法のためのテストパターン順序付けに関する一考察

電気関係学会四国支部連合大会講演論文集


Test Data Reduction by BAST Architecture using PRPG Feedback Loop Control and Reseeding Circuit

PRPGフィードバック制御とリシード回路を用いたBASTによるテストデータ量削減

電気関係学会四国支部連合大会講演論文集


Experimental Evaluation of two-path delay measurement using TDC-embedded boundary scan

TDC 組込み型バウンダリスキャンを用いた 2 経路同時遅延測定の実測による評価

電気関係学会四国支部連合大会講演論文集


Improvement of the delay element in delay measurement circuit for testing small delay faults

微小遅延故障検査用遅延測定回路内の遅延付加部の改良

電気関係学会四国支部連合大会講演論文集


On the detectability of a resistive open by multivariate analysis using signal transitions on adjacent lines

隣接線の信号遷移を用いる多変量解析による半断線故障の検出可能性について

電気関係学会四国支部連合大会講演論文集


Reduction of candidate adjacent lines for assigning logic value considering parallel length in open fault testing

断線故障検査における並走距離を考慮した隣接線の論理値割当候補の削減

電気関係学会四国支部連合大会講演論文集


Evaluation of delay detection capability of VDL in TSV fault detection circuit

TSV故障検出回路におけるVDL回路部の遅延検出能力評価

電気関係学会四国支部連合大会講演論文集


On Fault Detection of TSV by Boundary-Scan for delay faults

遅延故障用バウンダリスキャンによるTSV検査法に関する研究

電気関係学会四国支部連合大会講演論文集


An Electrical Interconnect Test Circuit for Detecting Resistive Open Defects in 3D ICs

3次元実装IC内ダイ間配線の電気的抵抗断線検出用回路

第29回エレクトロニクス実装学会講演大会

第29回エレクトロニクス実装学会講演大会

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


Threshold Setting Method of Electrical Test Method for Open Defects at a Data Bus in SRAM Circuit

SRAMのデータバス断線の電気検査法のしきい値の決定法

第29回エレクトロニクス実装学会講演大会

第29回エレクトロニクス実装学会講演大会

社団法人 エレクトロニクス実装学会


Academic collaboration towards manufacturing system globalization

生産システム国際展開に向けた大学間国際交流の取り組み

日本機械学会生産システム部門研究発表講演会2015・講演論文集

日本機械学会生産システム部門研究発表講演会2015・講演論文集

TokushimaU-UTeM Academic Center (TMAC) has been successfully established in 2014 to promote the joint collaboration between the two institutions in terms of both education and research. One of the critical factors of this success was a good relationship between the two institutions based on the academic collaboration with alumni network in the past one decade. Presenting the overview of TMAC with its history and some of the critical on-going activities, this paper shows the feasibility of manufacturing system globalization through academic collaboration, and emphasized the importance of global engineer education.

徳島大学とマレーシアマラッカ技術大学との学術交流が活発となり，2014年9月にTMACセンターを設置した．そして，教員を対象としたシンポジウム，学生を対象とした海外ワークショップ，国際会議などの活動を通じて，2国間の大学間交流へと展開している．さらに，学生海外インターンシップを通じた企業連携目指し，生産システムの国際展開につながることが期待される．


Investigation of the area reduction of control part and observation part in TSV fault detection circuit

TSV故障検出回路の制御部改良および観測部における面積削減の検討

電子情報通信学会技術研究報告

Institute of Electronics, Information and Communication Engineers

故障TSVで発生する遅延量は極めて小さく，故障検出が困難である．そこで，隣接TSVを考慮したTSV故障検出回路が提案されている．しかし，従来回路では各TSVにFFを追加し検査対象TSVの指定を行うため，TSVの増加に伴い回路面積の増大が問題となる．また，遅延検出回路として使用されるVDL(Vernier Delay Line)の分解能と回路面積の関係についての評価はされていなかった．本研究では，TSV故障検出回路の回路面積の削減のため，コア検査用として組み込まれているBSC(Boundary Scan Cell)を利用しての制御部の改良とVDL回路部内のゲート段数評価を行った．


A Built-in Electrical Test Circuit for Soft Open Defects at Interconnects between Dies in 3D ICs

3D IC内半断線配線検出用組み込み型電気検査回路

Proceedings of the Society Conference of IEICE

電子情報通信学会ソサイエティ大会講演論文集


On defecting a fault in TSV away using double ring oscillators

複数リングオシレータを用いた格子状 TSV 故障検査に関する研究

電子情報通信学会ソサイエティ大会講演論文集


Verification of Measured Timing Slack Using Time-to-Digital Converter Embedded in Boundary Scan

TDC組込み型バウンダリスキャン回路を用いた実測によるタイミング余裕の検証

電子情報通信学会ソサイエティ大会講演論文集


Test Data Reduction Method for BIST-Aided Scan Test by Controlling Scan Shift

スキャンシフト動作を制御するBASTを用いたテストデータ量削減手法

電子情報通信学会ソサイエティ大会講演論文集


A Test Pattern Matching Method on BAST Architecture to Reduce Bit-flipping and Skipping of Random Patterns

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers


On BAST Scheme Using Loop Control of PRPG for Test Data Reduction

テストデータ量削減のためのPRPG のループ制御を用いた BAST の検討

電気関係学会四国支部連合大会講演論文集


Design of timing slack measurement circuit for delay fault testing

遅延故障検査容易化設計用タイミング余裕計測回路の提案

電気関係学会四国支部連合大会講演論文集


Delay measurement circuit for testing small delay faults on paths in sequential circuits

順序回路におけるパスの微小遅延故障を測定する遅延付加回路設計

電気関係学会四国支部連合大会講演論文集


On Feasibility of Diagnosis Using Test Pattern Generation Method for Via Open Faults by Preventing the Overlap of Assignment to Adjacent Lines

隣接線論理割当の重複を抑制するビアオープン故障診断用テスト生成を用いた診断可能性調査

電気関係学会四国支部連合大会講演論文集


Test Input Reduction of Electrical Tests for Open Defects at Bi-directional Interconnects in PCB circuits

電気検査法による双方向信号線の断線検出用検査入力削減の可能性

電気関係学会四国支部連合大会講演論文集


Threshold Values in Electrical Interconnect Tests with Testable Designed ESD Input Protection Circuits

検査容易化入力保護回路を有する IC の IC 間断線の電気検査法の不良判定しきい値の導出

電気関係学会四国支部連合大会講演論文集


Feasibility of Supply Current Tests by Amount of Charge Injected into ICs

IC への電荷注入量による電流テストの可能性評価

電気関係学会四国支部連合大会講演論文集


組み込み型電気検査回路によるICのピン浮き検査可能性実験

組み込み型電気検査回路によるICのピン浮き検査可能性実験

第24回マイクロエレクトロニクスシンポジウム論文集

第24回マイクロエレクトロニクスシンポジウム論文集


Tests of Capacitive Open Defects between ICs with a Built-in Electrical Test Circuit

組み込み型電気検査回路によるIC 間容量断線検査

2014 年電子情報通信学会総合大会情報・システム講演論文集1

2014 年電子情報通信学会総合大会情報・システム講演論文集1

Institute of Electronics, Information and Communication Engineers


A Built-in Current Sensor for Supply Current Tests of Pin Opens in Assembled PCBs

ICのピン浮きの電気検査用組み込み型電流センサ

第28回エレクトロニクス実装学会講演大会

第28回エレクトロニクス実装学会講演大会

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


Electrical Test Method of Open Defects at a Data Bus in SRAM ICs

組み込み型電気検査回路によるIC 間容量断線検査

第28回エレクトロニクス実装学会講演大会

第28回エレクトロニクス実装学会講演大会

社団法人 エレクトロニクス実装学会


Test Data Reduction Method for BIST-Aided Scan Test by Controlling Scan Shift and Partial Reset of Inverter Code

BASTにおけるスキャンシフト制御および反転信号の部分リセットによるテストデータ量削減法

電子情報通信学会技術研究報告


On Feasibility of Delay Detection by Time-to-Digital Converter Embedded in Boundary-Scan

TDC組込み型バウンダリスキャン回路による遅延検出能力評価

電子情報通信学会技術研究報告


Detection of Open Faults in Solder Ball of BGA LSI by Supply Current Test under AC Electric Field

交流電界印加時の電流テストによるBGA LSI のはんだボール断線故障検出

電気関係学会四国支部連合大会講演論文集


Generating diagnostic tests for resistive open faults

抵抗性オープン故障に対する診断用テスト生成

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Analysis of Delay Caused by a Resistive Open Considering Signal Direction of Adjacent Lines

信号の伝送方向を考慮した半断線故障配線の遅延解析

電気関係学会四国支部連合大会講演論文集


Test Data Reduction Method of BIST-Aided Scan Test by Scan Chain Replacement with Design Constraints Scan Chains

設計制約下におけるスキャンチェーン接続順変更によるBAST用テストデータ量削減手法

電気関係学会四国支部連合大会講演論文集


Test Data Reduction Method by BIST-Aided Scan Test Using Partial Reset of Inverter Code

反転信号のリセットを制御するBASTを用いたテストデータ量削減手法

電気関係学会四国支部連合大会講演論文集


A Study on SAT-based Test Generation for Detecting Small Delay Faults Considering Effect of Adjacent Lines

SAT 手法による隣接線影響を考慮した 微小遅延故障検査用テストパターン生成に関する一考察

電気関係学会四国支部連合大会講演論文集


Feasibility of Electrical Interconnect Testing with Testable Designed Circuit Preventing from ESD Protection Capability Reduction

ESD入力保護能力を低下させない検査容易化設計によるIC間配線の電気検査可能性調査

電気関係学会四国支部連合大会講演論文集


Experimental Evaluation of Electrical Test Method for Open Defects at Bi-directional Interconnects

双方向信号線の電気的断線検査法の実験による検査能力評価

電気関係学会四国支部連合大会講演論文集


Built-in IDDT Appearance Time Sensor Design for Experimental Evaluation

組込み型IDDT出現時間検出回路の実験による評価用設計

電気関係学会四国支部連合大会講演論文集


Feasibility of Electrical Testing for Layout Designed CMOS Sensor Circuit

レイアウト設計した検査容易化CMOSセンサ回路の電気的検査可能性調査

電気関係学会四国支部連合大会講演論文集


Delay Test Method Considering Process Variations Using Time-to-Digital Converter Embedded in Boundary Scan

TDC組込み型バウンダリスキャンを用いる製造ばらつきを考慮した遅延故障検査法

電気関係学会四国支部連合大会講演論文集


On Feasibility of Delay Test for Multiple Paths Using the Delay-Testable Circuit

遅延故障検査容易化回路を用いた 複数経路の同時検査可能性調査

電気関係学会四国支部連合大会講演論文集


On Fault Detection of TSV for Control Signal of TSV Test Circuit

TSV故障検出回路制御用TSVの検査手法の検討

電気関係学会四国支部連合大会講演論文集


On the proposal and evaluation of ring-oscillator for TSV fault detection considering the effect of adjacent TSVs

隣接TSVの影響を考慮するTSV故障検査用リングオシレータの提案と評価

電気関係学会四国支部連合大会講演論文集


High Precision Estimation Method of Output Voltage at Hard Opened TSV from Electromagnetic Simulation Results

電磁界シミュレーション値を用いた完全断線TSV出力電圧の高精度推定法

電気関係学会四国支部連合大会講演論文集


On Feasibility of Diagnosis Method of Via-Open Defects on the Same Line using the Coupling Effects

同一信号線上のビアオープン故障の隣接線影響を用いる診断可能性評価

電気関係学会四国支部連合大会講演論文集


3次元LSIにおけるTSVの故障検査および特性評価に関する研究

3次元LSIにおけるTSVの故障検査および特性評価に関する研究

半導体理工学研究センター

半導体理工学研究センター


パッケージ内に電極を内蔵したICの入力部断線の交流電界印加時の電流テスト

パッケージ内に電極を内蔵したICの入力部断線の交流電界印加時の電流テスト

第27回エレクトロニクス実装学会講演大会

第27回エレクトロニクス実装学会講演大会

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


Electrical Testing of Bidirectional Interconnects with IEEE1149.1 Architecture

IEEE1149.1検査機構を用いた双方向信号線の電気テスト法

第27回エレクトロニクス実装学会講演大会

第27回エレクトロニクス実装学会講演大会

社団法人 エレクトロニクス実装学会


On Fault detection method considering adjacent TSVs for a delay fault in TSV

隣接TSVを考慮したTSV遅延故障検出法について

電子情報通信学会技術研究報告

Institute of Electronics, Information and Communication Engineers


Characteristic Analysis of Signal Delay for Resistive Open Fault Detection

半断線故障検出のための信号遅延の特性評価

電子情報通信学会技術研究報告


On Identification of Via-Open Defects Using the Coupling Effects of Adjacent Lines

隣接線の影響を用いるビアオープン故障箇所の特定

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


On Test Detectability Analysis Using SAT Solver for Detecting Open Faults Considering Adjacent Line Effects

SATソルバによる隣接線影響を考慮したオープン故障の検出可能性判定

電気関係学会四国支部連合大会講演論文集


Derivation of the Additional Delay Required for the Design for Delay Fault Testing Using a STA

遅延故障検査容易化設計におけるSTAを用いる必要付加遅延量の導出

電気関係学会四国支部連合大会講演論文集


Test Data Reduction Method by BIST-Aided Scan Test Using Controlling the Number of Shifting Inverter Code

反転信号のシフト回数を制御する BAST を用いたテストデータ量削減手法

電気関係学会四国支部連合大会講演論文集


Feasibility of Electrical Testing for Functional Faults in CMOS Pixel Circuits

CMOS画素回路内機能故障の電気的検査可能性評価

電気関係学会四国支部連合大会講演論文集


Necessary Condition of Detecting Open Fault by Built-in Sensor for IDDT Testing

組込み型IDDT出現時間検出回路による断線故障の検出のための必要条件

電気関係学会四国支部連合大会講演論文集


Testability by TR Analysis of Supply Current Testable DACs of Resistor String Type

電流テスト容易化抵抗ストリング型DA変換器のTR解析による検査能力評価

電気関係学会四国支部連合大会講演論文集


An Estimation Method for Output Voltage of Hard Opened TSV

シミュレーション値を用いた完全断線 TSV の出力電圧推定法

電気関係学会四国支部連合大会講演論文集


An Analysis of the Delay Caused by Resistive Open Fault in Congested Routing

密集配線内の半断線故障発生時の遅延解析

電気関係学会四国支部連合大会講演論文集


Fault Analysis of an Open Defect in TSV Array

格子状 TSV 配置における TSV 断線時の故障動作解析

電気関係学会四国支部連合大会講演論文集


Feasibility of Electrical Testing for Open Defects at Fan-out Branch in PCB Circuits

IC 間配線分岐における断線の電気的検査可能性調査

電気関係学会四国支部連合大会講演論文集


Testability of Resistive Open Interconnects between ICs by Electrical Testing

電気的テスト法によるIC間配線の半断線検出能力評価

電気関係学会四国支部連合大会講演論文集


Experimental Evaluation of Electrical Test Circuit for Open Defects between ICs

ESD入力保護能力を低下させないIC間断線の電気的検査用回路の実験による評価

電気関係学会四国支部連合大会講演論文集


Empirical study for signal integrity-defects

シグナルインティグリティ不良に対する実証的研究の試み

電子情報通信学会技術研究報告

Institute of Electronics, Information and Communication Engineers


隣接線を考慮したパターン併合によるオープン故障用テストパターン生成

隣接線を考慮したパターン併合によるオープン故障用テストパターン生成

電子情報通信学会総合大会講演論文集

電子情報通信学会総合大会講演論文集


ESD入力保護能力を低下させないIC間断線の電気的検査用回路

ESD入力保護能力を低下させないIC間断線の電気的検査用回路

電子情報通信学会総合大会講演論文集

電子情報通信学会総合大会講演論文集


QFP ICの半断線故障に対する電流テスト検査法

QFP ICの半断線故障に対する電流テスト検査法

第26回エレクトロニクス実装学会講演大会

第26回エレクトロニクス実装学会講演大会

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


IC接続部断線の電気的検査を可能にする組み込み型検査用回路

IC接続部断線の電気的検査を可能にする組み込み型検査用回路

第26回エレクトロニクス実装学会講演大会

第26回エレクトロニクス実装学会講演大会

社団法人 エレクトロニクス実装学会


A BIST-Aided Scan Test using Shifting Inverter Code and a TPG Method for Test Data Reduction

テストデータ量削減のための反転信号シフト型BAST構成とテストパターン生成法

電子情報通信学会技術研究報告


On the design for testability method using Time to Digital Converter for detecting delay faults

TDCを組み込んだ遅延故障検出用テスト容易化設計について

電子情報通信学会技術研究報告


視覚誘発電位測定用LED刺激装置の開発 --- 情動と光波長感受性の関連性解明に向けて

第34回日本生体医工学会中国四国支部大会

第34回日本生体医工学会中国四国支部大会


X-Filling Method for Reducing Localized IR Drop using Weighted Switching Estimation at Flip-flops

局所的な IR ドロップ低減のためのFF への遷移重みを用いる x 割当て法

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Test Patern Generation for Via-Open Defects Considering Fanout Branches and the Coupling Effects of Adjacent Lines

隣接線の影響と分岐を考慮したビアオープン故障検査用のテスト生成

電気関係学会四国支部連合大会講演論文集


Testability of Capacitive Open Defects in Current Testable Level Shifter by Current Testing

電流テスト容易化レベルシフタ回路の容量成分を伴う断線故障に対する故障検出能力評価

電気関係学会四国支部連合大会講演論文集


Test Pattern Generation by Focusing on the Number of Don't Cares for Reducing Pattern-dependent Deviation of IDDQ

IDDQ 値のパターン依存低減のための最少ドントケア数に着目したテストパターン生成

電気関係学会四国支部連合大会講演論文集


Estimation Model of Output Voltage on a Hard Opened Metal Wire in ICs

メタル配線の完全断線時の出力電圧推定モデル

電気関係学会四国支部連合大会講演論文集


Affect of Reducing Current Draw on Supply Current Test for Detecting Lead Opens of CMOS LSI

電流テストによる CMOS LSI のリード浮き検出に対する低消費電流化の影響

電気関係学会四国支部連合大会講演論文集


Detecting Open Faults of CMOS LSI by Supply Current Test under AC Electric Field Supplied from Electrode Installed in Package

検査用内部電極からの交流電界印加時の電源電流テスト による CMOS LSI の開放故障検出

電気関係学会四国支部連合大会講演論文集


Feasibility of Open Lead Detection with Built-in Current Sensor


A Supply Current Testable DAC of Decoder Type

デコーダ型 DA 変換器の電流テスト容易化設計

電気関係学会四国支部連合大会講演論文集


Output Voltage of Completely Opened TSV by Electromagnetic Simulation

電磁界シミュレータによる密集 TSV の完全断線時電圧の導出

電気関係学会四国支部連合大会講演論文集


Feasibility of Electrical Testing for Lead Short of QFP ICs

QFP ICのリード短絡の電気的検査可能性評価

電気関係学会四国支部連合大会講演論文集


抵抗ラダー型DAC 内MOS 短絡の電流テスト容易化設計

抵抗ラダー型DAC 内MOS 短絡の電流テスト容易化設計

2011年電子情報通信学会総合大会

2011年電子情報通信学会総合大会


電磁界シミュレータによるTSVの半断線で生じる故障動作解析

電磁界シミュレータによるTSVの半断線で生じる故障動作解析

第25回エレクトロニクス実装学会講演大会

第25回エレクトロニクス実装学会講演大会

社団法人 エレクトロニクス実装学会


バウンダリスキャンテスト機構を流用する部品実装基板の電気的テストとその可能性

バウンダリスキャンテスト機構を流用する部品実装基板の電気的テストとその可能性

第25回エレクトロニクス実装学会講演大会

第25回エレクトロニクス実装学会講演大会

社団法人 エレクトロニクス実装学会


Test Data Reduction method for BIST-aided Scan Test Using Shifting Inverter Code

BAST構造において反転信号シフトを利用するテストデータ量削減法

電気関係学会四国支部連合大会講演論文集


Test Pattern Generation to Reduce the Variations in IDDQ due to Vector Dependencies

パターンごとのIDDQ値ばらつきを抑えるテストパターン生成

電気関係学会四国支部連合大会講演論文集


Testability of Capacitive Open Defects in Level Shifter

レベルシフタ回路の容量成分を伴う断線故障に対する遅延テスト能力の評価

電気関係学会四国支部連合大会講演論文集


Feasibility of Electrical Testing for CMOS Pixel Circuits in Prototyped ICs

試作 IC による CMOS 画素回路の電気的検査可能性調査

電気関係学会四国支部連合大会講演論文集


Fault Analysis of Hard Open Vias in ICs by Electromagnetic Simulation

ビアの完全断線時の電磁界シミュレータによる故障動作解析

電気関係学会四国支部連合大会講演論文集


An Analysis of the Signal Delay Caused by a Resistive Open Fault in Interconnect Lines

IC内隣接配線における半断線故障時の信号遅延解析

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Quiescent Supply Current of Deep Submicron Process FPGAs with Lead Open

ディープサブミクロンプロセスFPGAのリード浮き発生時静的電源電流特性

電気関係学会四国支部連合大会講演論文集


Detecting Double Open Leads of CMOS LSI by Supply Current Test under AC Electric Field

交流電界印加時の電源電流テストによるCMOS LSIの二重リード浮き検出

電気関係学会四国支部連合大会講演論文集


An LED Lighting Control Circuit to Measure Light Wavelength Dependence on Circadian Rhythm in Mice

電気関係学会四国支部連合大会講演論文集


Evaluation of Signal Integrity Improvement Method for Via Structure in Multi-Layer Printed Circuit Board

ビア構造多層基板の伝送特性改善手法の評価

電気関係学会四国支部連合大会講演論文集


IC内組込型インターコネクトオープン検出回路

IC内組込型インターコネクトオープン検出回路

第24回エレクトロニクス実装学会講演大会

第24回エレクトロニクス実装学会講演大会

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


Consideration of Open Faults Model Based on Digital Measurement of TEG Chip

TEGチップのデジタル測定によるオープン故障のモデル化の検討

電子情報通信学会技術研究報告

Institute of Electronics, Information and Communication Engineers


Modeling resistive open faults and generating their tests

抵抗性オープン故障のモデル化とそのテスト生成について

電子情報通信学会技術研究報告


On multiple scan chains considering localized IR-drop

局所的な IR ドロップを考慮する複数スキャンチェーン構成法

電気関係学会四国支部連合大会講演論文集


Test Generation for Open Faults Considering Parallel Wire Lengths of Adjacent Lines

隣接線の並走距離を考慮した断線故障検査用テスト生成

電気関係学会四国支部連合大会講演論文集


On Testability Evaluation of Open-via Defects Using Test Pattern for Stuck-at Faults

縮退故障用テストパターンを用いたビアオープンの検査可能性評価

電気関係学会四国支部連合大会講演論文集


Effects on Opened Interconnection Line by Logic Signal in the Layer

完全断線配線の同一層配線信号から受ける影響

電気関係学会四国支部連合大会講演論文集


Effects on Signal Propagation at Opened Interconnection Line by Shape of Open Defect

断線部形状の IC 内完全断線配線の信号伝搬に与える影響

電気関係学会四国支部連合大会講演論文集


An Evaluation of the Method for delivery-delay time Improvement at LSI Wafer Test

LSIウェーハテストにおける納期遅延改善手法の評価

電気関係学会四国支部連合大会講演論文集


Evaluation of Signal Integrity Improvement over Via Structure in Multi-Layer Printed Circuit Board

ビア構造による多層基板の伝送特性評価

電気関係学会四国支部連合大会講演論文集


Mesurement of Quiescent Supply Current of 90nm FPGA with Lead Open under AC Electric Field

90nm プロセス FPGA の外部交流電界印加状態でのリード浮き発生時静的電源電流測定

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Test Probe for Detecting Open Leads of QFP ICs by Current Testing

電流テストによる QFP IC のリード浮き検出用検査治具

電気関係学会四国支部連合大会講演論文集


Feasibility of Electrical Tests for Opens in CMOS Pixel Circuits

CMOS 画素回路内断線の電気的検査可能性

電気関係学会四国支部連合大会講演論文集


Current Testability of Opens and Shorts in Operational Amplifier

オペアンプ回路内断線・短絡故障の電流テスト能力評価

電気関係学会四国支部連合大会講演論文集


DFT for Current Testing of Level Shifters

レベルシフタ回路の電流テスト容易化設計

電気関係学会四国支部連合大会講演論文集


A Current Testable Design of Resistor Ladder DACs

抵抗ラダー型DAC の電流テスト容易化設計

電子情報通信学会総合大会講演論文集

電子情報通信学会総合大会講演論文集


Test Generation for Open Faults with Assignment of the Logic Value to Adjacent Lines

隣接線への論理値割当を行う断線故障検査用テスト生成

電子情報通信学会総合大会講演論文集

電子情報通信学会総合大会講演論文集


On Via-open Defects Corresponding to Multiple Stuck-at Faults and Test Generation for These Defects

多重縮退故障に対応するビアオープンとそのテスト生成についての一考察

電子情報通信学会総合大会講演論文集

電子情報通信学会総合大会講演論文集


QFP ICのリード浮きの電気的検出用回路

QFP ICのリード浮きの電気的検出用回路

第23回エレクトロニクス実装学会講演大会

第23回エレクトロニクス実装学会講演大会

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


Open Lead Detection of Power Supply Leads by Measuring Supply Current of Test Circuit

検査回路の電源電流測定によるICの電源リード浮き検査能力評価

Proceedings of the 23rd JIEP Annual Meeting

エレクトロニクス実装学会講演大会講演論文集


On Tests to Detect Open faults with Considering Adjacent Lines

隣接信号線を考慮したオープン故障のテストパターンについて

電子情報通信学会技術研究報告

Institute of Electronics, Information and Communication Engineers


TEGチップを用いたオープン故障の解析

電子情報通信学会技術研究報告


Extraction of open-via defects for test generation

ビアオープン故障のテスト生成対象箇所の抽出

電気関係学会四国支部連合大会講演論文集


Test Time Reduction method for BAST Architecture by keeping Inversion Signal

BAST構造における反転情報保持を利用するテスト時間削減法

電気関係学会四国支部連合大会講演論文集


On the transitions caused by scan testing considering localized IR-drop

局所的なIRドロップを考慮するスキャンテスト時の遷移数調査

電気関係学会四国支部連合大会講演論文集


At-Speed Test Program for Bus Faults in PIC16F84A

PIC16F84A 内のバス故障用実時間テストプログラム

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


A Method of delivery-delay time Improvement at LSI Wafer Test Process

LSIウェハテスト工程における納期遅延改善手法

電気関係学会四国支部連合大会講演論文集


IDDT 出現時間検出回路のセルフバイアス化設計

電気関係学会四国支部連合大会講演論文集


電流テスト容易化抵抗ストリング型D/A変換器の故障検出能力

電気関係学会四国支部連合大会講演論文集


Testability of High Resistive Faults in Level Shifter by Delay Testing

レベルシフタ回路の高抵抗故障の遅延テストの検査能力評価

電気関係学会四国支部連合大会講演論文集


An analysis of the signal delay caused by a resistive open defect using TCAD

TCADを用いた抵抗性断線時の信号遅延解析

電気関係学会四国支部連合大会講演論文集


Effects on Signal Integrity by High Resisistive Open on Interconnects

IC内配線の高抵抗断線による信号伝搬に及ぼす影響調査

電気関係学会四国支部連合大会講演論文集


Identification of adjacent lines that cause logic error with an open fault

断線故障線の論理値変化を引き起こす隣接信号線の特定

電気関係学会四国支部連合大会講演論文集


Faulty Effect of Interconnect Open in 0.35 CMOS IC

0.35μmCMOSICの配線断線時の故障動作の実測

電気関係学会四国支部連合大会講演論文集


Effects of Voltage of Nearby Wiring on AC Applied Voltage Needed for Lead Opens Detection of CMOS IC by Supply Current Test under AC Electric Field

交流電界印加時の電流テストによるCMOS IC のリード浮き検出における電界印加電圧への周辺配線の影響

電気関係学会四国支部連合大会講演論文集


Test Speed of Open Lead Detection Method Based on Output Logical Change of CMOS Logic IC

CMOS 論理IC の出力論理値変化に基づくリード浮き検査法の故障検出速度

電気関係学会四国支部連合大会講演論文集


Supply Current Test Circuit for Locating Open Leads of QFP ICs

電流テストによるQFP IC のリード浮き診断回路

電気関係学会四国支部連合大会講演論文集


Prototyping of the Circuit to Detect Lead Open

交流電圧信号印加時の論理値異常によるリード浮き検出回路の試作

電気関係学会四国支部連合大会講演論文集


Improving the Diagnostic Quality of Open Faults

オープン故障診断の性能向上について

電子情報通信学会技術研究報告

Institute of Electronics, Information and Communication Engineers


Open Lead Detection of QFP CPLD IC by Current Testing

電流テストによるQFP CPLD ICのリード浮きの検査能力評価

第22回エレクトロニクス実装学会講演大会

第22回エレクトロニクス実装学会講演大会


Fault Diagnosis for Dyinamic Open Faults with Considering Adjacent Lines

隣接信号線を考慮した動的なオープン故障に対する故障診断法

電子情報通信学会技術研究報告


An Analysis of the Voltage at a Floating Line Caused by an Open Defect Using Layout Information

レイアウトを用いた断線信号線の電圧解析

電気関係学会四国支部連合大会講演論文集


On Test Pattern Generation for Open Fault Detection Using Effects of Multiple Adjacent Signal Lines

複数隣接信号線の影響を用いる断線故障検査用テストパターン生成

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


レベルシフタ回路の断線故障の検査容易性評価

電気関係学会四国支部連合大会講演論文集


DFT for Current Testing of Resistor String DACs

抵抗ストリング型D/A変換器の電流テスト容易化設計

電気関係学会四国支部連合大会講演論文集


IC内組み込み型IDDTセンサの設計

電気関係学会四国支部連合大会講演論文集


At-Speed Test Program for Stuck-at Faults at Buses in Z80

Z80のバス縮退故障の実時間テストプログラム

電気関係学会四国支部連合大会講演論文集


Analysis of Voltage Change of Open Line Caused by Adjacent Signal Change with TCAD

TCADを用いた隣接信号変化時の断線信号線の信号変化の調査

電気関係学会四国支部連合大会講演論文集


Supply Current of CPLD with Lead Open on 4 Layers Printed Circuit Board with Ground Layer

内層グランド層のある4層基板における電源電圧仕様の異なるCPLDのリード浮き発生時電源電流特性

電気関係学会四国支部連合大会講演論文集


The Improvement of Impedance Matching of Multi-Layer Printed Circuit Board by Back-Drilled Method

バックドリル手法による多層基板の伝送特性改善検証

電気関係学会四国支部連合大会講演論文集


Detecting Output Lead Opens of CMOS LSIs by Supply Current - Change of Voltage Applied to Electrode by Printed Pattern Length

交流電界印加時の電流テストによるCMOS LSIの出力リード浮き検出-プリント配線の長さによる印加電圧の変化-

電気関係学会四国支部連合大会講演論文集


Testability of Supply Current Test Method for Open Lead Detection of QFP CMOS CPLD IC

QFP CMOS CPLD ICのリード浮きの電流テスト能力評価

電気関係学会四国支部連合大会講演論文集


Open Lead Detection of A CMOS IC of 0.35um CMOS process

0.35umCMOSプロセスで試作したICのリード浮きの電流テスト可能性評価

電気関係学会四国支部連合大会講演論文集


Open Detection in a CMOS IC by Supply Current Testing under AC Electric Field Application

交流電界印加時の電流テストによる試作IC内断線の検査

電気関係学会四国支部連合大会講演論文集


Testabillity of IDDQ Test Method Based on Wavelet Transformation

ウェーブレット変換を用いたIDDQテスト法の検査能力

電気関係学会四国支部連合大会講演論文集


Evaluation of BIC Sensor for Variation of Vth

BICセンサのVth変動に対する検査能力評価

電気関係学会四国支部連合大会講演論文集


Testability of Supply Current Test Method for Resistive Open Lead Detection

論理IC実装時に発生する抵抗を伴うリード浮きに対する電流テスト能力評価

マイクロエレクトロニクスシンポジウム

マイクロエレクトロニクスシンポジウム

Japan Institute of Electronics Packaging

社団法人 エレクトロニクス実装学会


Electrical Testing for Open Leads of CMOS QFP ICs

CMOS QFP ICのリード浮きの電気的検査法

Proc. of Academic Facilities & Laboratories Poster Program

アカデミック・ラボラトリ・ポスタープログラム講演論文集

Japan Electronics Packaging and Circuits Association

社団法人日本電子回路工業会


A method of locating open faults with considering adjacent nets

隣接信号線を考慮したオープン故障の一診断法

LSIテスティングシンポジウム

LSIテスティングシンポジウム


A proposal of a fault model for an open fault and its fault diagnosis

オープン故障に対する一故障モデルの提案とその故障診断

LSIテスティングシンポジウム

LSIテスティングシンポジウム


On Arranging Flip-flops in Scan Trees for Reducing During Test Transitions

スキャンツリー内のフリップフロップ配置変更による遷移数削減法

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


On the Scan Tree Configuration Method with Routing Constraint

配線長制限を用いるスキャンツリー構成法

電気関係学会四国支部連合大会講演論文集


On Reducing Testing Time of Multiple-core for Scan Trees

スキャンツリー構成に対する複数コアの検査時間削減法

電気関係学会四国支部連合大会講演論文集


Analysis on Characteristic Impedance of Pins into Socket for High Speed LSI Testing

高速LSI対応ソケットのピン構造における特性インピーダンスの解析

電気関係学会四国支部連合大会講演論文集


TDR Characterization of High Speed LSI Test Socket Utilizing Field Solver

電磁界解析による高速LSIテストソケットのTDR特性評価

電気関係学会四国支部連合大会講演論文集


Test Equipment for Supply Current Testing with AC Electric Field Applied

交流電界印加による電流テスト用検査装置の試作

電気関係学会四国支部連合大会講演論文集


AC Voltage for Generating Electric Field to Detect Output Lead Opens of CMOS LSIs by Supply Current

交流電界印加時の電流テストによるCMOS LSIの出力リード浮き検出のための電界発生用電圧

電気関係学会四国支部連合大会講演論文集


Effects of Ground Layer on Testability of Lead Open Detection by Supply Current Test under AC Electric Field

交流電界印加時電源電流測定によるリード浮き検出における内層ベタグランドの影響

電気関係学会四国支部連合大会講演論文集


BIC Sensor Capable of Adjusting IDDQ Limit

しきい値調整可能なIDDQテスト用BICセンサ

電気関係学会四国支部連合大会講演論文集


Power Saving by Block Partitioning in Dynamic Stop Watch Circuit

ダイナミック・ストップウォッチ回路のブロック分割による消費電力評価

電気関係学会四国支部連合大会講演論文集


Supply Current Test Program for Pin Short Detection in Z80

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers


Power Consumption of a Time Varying Power Supplied Dynamic CMOS Adder

時変電源電圧駆動ダイナミックCMOS加算器の消費電力評価

電気関係学会四国支部連合大会講演論文集


Testability Evaluation of Open Faults in Consideration of the Voltage of the Adjacent Lines

隣接信号線の電圧値を考慮する断線故障の検査可能性評価

電気関係学会四国支部連合大会講演論文集


Design of Scan Tree Configuration of Sequential Circuits using CAD

スキャンツリー構成順序回路のCADによる設計

電気関係学会四国支部連合大会講演論文集


On the Arrangement of Flip-Flops in Scan Trees Based on the Fault Effects

故障影響伝搬数を基にするスキャンツリー内のフリップフロップの配置法について

電気関係学会四国支部連合大会講演論文集


Torelance of a Built-in IDDQ Test Circuit for Process Variation

組み込み型IDDQテスト回路の製造ばらつきの影響

電気関係学会四国支部連合大会講演論文集


Signal Integrity Characterization of I/O Buffer for High Speed LSI on High Density Printed Circuit Board with Via Structure

ビア構造を有した高密度配線ボードにおける高速LSIのI/0バッファ特性評価

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Analysis on Electrical Characteristic of Pins into Socket for High Speed LSI Testing

高速LSI対応ソケットのピン構造における電気特性の解析

電気関係学会四国支部連合大会講演論文集


Testabillity Analysis System of IDDQ Testing Based on Wavelet Transformation

ウェーブレット変換を用いたIDDQテスト法の検査能力評価システム

電気関係学会四国支部連合大会講演論文集


Effects on Testability of Logic Value Outputting to Faulty Line in Lead Open Detection by Supply Current Testing

交流電界印加時のリード浮き電流テストでのリード浮き発生信号線への出力論理値の影響

電気関係学会四国支部連合大会講演論文集


Power Consumption in a Time Varying Power Supplied Dynamic CMOS Timer Circuit

時変電源電圧駆動ダイナミックCMOS時計回路の消費電力評価

電子情報通信学会ソサイエティ大会講演論文集


At-Speed Test for Pin Shorts in Z80 by Supply Current Testing

電源電流によるZ80ピン間ブリッジ故障の実時間テスト

電子情報通信学会ソサイエティ大会講演論文集


Fail-safe Evaluation System for Boiler Control Circuits

ボイラ制御回路のフェールセーフ性自動評価システム

電気関係学会四国支部連合大会講演論文集


A Supply Current Test Method for Pin Shorts in PIC ICs

PICの電源電流によるピン間ブリッジ故障検出法

電気関係学会四国支部連合大会講演論文集


Detection of Open Fault Realized by Transmission Gate with IDDT Disappearance Time Detection Circuit

IDDT消滅時間検出回路による伝送ゲートで模擬した断線故障の検出

電気関係学会四国支部連合大会講演論文集


Operating Speed of Dynamic CMOS Logic Circuit Driven by Supply Voltage of Rectangle Waveform

矩形波電圧源駆動ダイナミックCMOS論理回路の動作速度

電気関係学会四国支部連合大会講演論文集


On Reducing the Length of Scan Trees based on the Structure of Circuit

回路構造を基にするスキャンツリーのチェーン長短縮法

電気関係学会四国支部連合大会講演論文集


IDDQ Test Circuit with a High Speed External Current Sensor

ゲートの負荷容量の高速充電による高速IDDQテスト回路の開発

電気関係学会四国支部連合大会講演論文集


Testability of Supply Current Testing for DA Converters of Resistor String Type

抵抗ストリング型DA変換器の電流テストの可能性

電気関係学会四国支部連合大会講演論文集


Pin Open Detection in CMOS TQFP ICs of Low Supply Voltage by Measuring Supply Current under AC Electric Field

低電源電圧CMOS TQFP ICの交流電界印加時の電流テストによるピン浮き検出

電気関係学会四国支部連合大会講演論文集


Deterministic Test Vector Generation of Supply Current Test for Open Faults Undetected by Functional Tests in TTL ICs

TTL IC内の論理値テストによる未検出断線故障に対する電流テストの検査入力生成

電気関係学会四国支部連合大会講演論文集


Spice Model for Deriving Fault Model of Charge Coupled Devices

CCDの故障モデル導出のためのSpiceモデルの開発

電気関係学会四国支部連合大会講演論文集


Measurement for Characteristic Impedance of Via Structure in Printed Circuit Board

プリント基板におけるビアの特性インピーダンス測定

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Constructing Scan Trees based on a Circuit Structure

回路構造を基にするスキャンツリー構成法

電気関係学会四国支部連合大会講演論文集


Test Generation for Sequential Circuits using Structure Based Partitioning

構造分割による状態集合を用いた順序回路のテスト生成

電気関係学会四国支部連合大会講演論文集


A Power Supply Circuit for Dynamic CMOS Logic Circuits

ダイナミックCMOS論理回路のゲートの負荷容量の電荷回収可能な時変電源回路

電気関係学会四国支部連合大会講演論文集


低消費電力ダイナミックCMOS論理回路

電気関係学会四国支部連合大会講演論文集


IDDT Test Circuit for Detecting Open Faults in CMOS ICs

IDDTによるCMOS IC 内断線故障検査回路

電気関係学会四国支部連合大会講演論文集


Fail-safe Analysis for a Breaker Valve Circuit in a Boiler Control Circuit

ボイラ制御用遮断弁回路の動作時のフェールセーフ性の評価

電気関係学会四国支部連合大会講演論文集


Signal Integrity of LSI Test Board for High Speed Devices

高速LSIテストボードの伝送特性解析

電気関係学会四国支部連合大会講演論文集


Pin Open Detection for CMOS Logic ICs of TQFP Package by Measuring Supply Current under AC Electric Field

交流電界印加時の電源電流によるCMOS TQFP ICのピン浮き検出

電気関係学会四国支部連合大会講演論文集


IDDQ Testing with Wavelet Transformation Technique

ウェーブレット変換を用いたIDDQテストの可能性評価

電気関係学会四国支部連合大会講演論文集


Practical Fault Coverage of Supply Current Tests for TTL ICs

TTL IC内故障に対する電流テストの現実的故障検出率

電気関係学会四国支部連合大会講演論文集


Testability of Current Tests in an AGC Circuit

AGC回路の電流テストの可能性評価

電気関係学会四国支部連合大会講演論文集


Bridging Faults for Oscillation Frequency to be Estimated for the Fault Detection

ブリッジ故障検出のための発振周波数予測対象故障について

電気関係学会四国支部連合大会講演論文集


Finding Invalid States Using Strongly Unreachable States

強到達不能状態を用いる無効状態探索法

電気関係学会四国支部連合大会講演論文集


An Improvement of Generating Test Sequence for Test Time Reduction of Current Testing

電流テスト時間短縮のための検査入力系列生成法の改良

電気関係学会四国支部連合大会講演論文集


Reduction of Test Vectors by Focusing on the Number of Detection of Stuck-at Faults in Combinational Circuits

縮退故障の検出回数に着目した組合せ回路のテストベクトル数の削減

電気関係学会四国支部連合大会講演論文集


Test Set Compaction for Supply Current Test of Open Defects in CMOS ICs

電流テストによるCMOS ICの断線故障検出法におけるテスト集合圧縮

電気関係学会四国支部連合大会講演論文集


カルバック情報量を用いた故障判定法

カルバック情報量を用いた故障判定法

電気関係学会四国支部連合大会講演論文集


Noise Removal for IDDQ Testing by Wavelet Transformation

IDDQテストのためのウェーブレット変換によるノイズ除去

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Feasibility of IDDQ Test Time Reduction by Changing Test Input Application Interval

検査入力印加間隔可変によるIDDQテスト時間短縮の可能性評価

電気関係学会四国支部連合大会講演論文集


A Power-off Test Method for IC Pin Opens

ICピン浮きのパワー·オフ·テスト法

電気関係学会四国支部連合大会講演論文集


Feasibility of Pin Open Detection in BGA ICs by Supply Current Test under AC Magnetic Field

BGA ICの交流磁界印加時の電流テストによるピン浮きの検出可能性

電気関係学会四国支部連合大会講演論文集


Pin Open Detection for CMOS Logic ICs of PLCC Package by Measuring Supply Current under AC Electric Field

交流電界印加時の電源電流によるCMOS PLCC ICのピン浮き検出

電気関係学会四国支部連合大会講演論文集


Effectivity of Current Testing for Open Faults Undetected by Functional Testing in TTL Combinational Circuits

TTL組合せ論理回路の論理値テストによる未検出断線故障に対する電流テストの有効性

電気関係学会四国支部連合大会講演論文集


How to Detect Open Faults in CMOS SRAMs with Supply Current

電源電流によるCMOS SRAMの断線故障検出

電気関係学会四国支部連合大会講演論文集


Logic Simulator for Test Input Sequence Evaluation for IDDQ Testing

IDDQテスト用検査入力系列評価に用いる論理シミュレータの開発

電気関係学会四国支部連合大会講演論文集


Evaluation of Stuck-at Pattern and Random Pattern in Supply Current Test of Open Defects

電流テストによるCMOS ICの断線故障検出法における縮退故障の検査入力と乱数パターンの評価

電気関係学会四国支部連合大会講演論文集


Sequential Redundancy Removal Based on Multiple Unreachable States

複数の到達不能状態を考慮する順序回路の冗長除去法

電気関係学会四国支部連合大会講演論文集


Finding Unreachable States with Reducing Search Space

探索空間省略による到達不能状態探索法の効率化

電気関係学会四国支部連合大会講演論文集


Power Consumption in High Speed ADCL Circuits

ADCL回路の高速動作用電源回路による回路動作時の消費電力

電気関係学会四国支部連合大会講演論文集


IDDQ Test Time Reduction by High Speed Charge for Load Capacitors of Gates

ゲートの負荷容量の高速充電によるIDDQテストの高速化

電気関係学会四国支部連合大会講演論文集


Experimental Evaluation of Pin Open Detection Method with Time-variable Magnetic Field

交流電界印加によるICピン浮きの検出実験

電気関係学会四国支部連合大会講演論文集


Preventive Saturation Amplifier of Electrical Diagnostic System for Entrapment Neuropathy

圧迫性神経障害の電気診断装置のための飽和防止アンプの開発

電気関係学会四国支部連合大会講演論文集


Fault Coverages of Supply Current Testing for Open Faults in TTL Circuits

TTL組合せ回路の断線故障に対する電流テスト法の故障検出能力

電気関係学会四国支部連合大会講演論文集


A Solder Floating Test by Current Testing with AC Electric Field Applied

交流電界印加時の電流テストによるICピン浮き検出法

Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers

電気関係学会四国支部連合大会講演論文集


Functional Fault Simulator for Bridging Faults in Boiler Control Microcomputer

ボイラ制御用マイクロコンピュータの短絡故障シミュレータの開発

電気関係学会四国支部連合大会講演論文集


Synthesis for Testability by Adding State Transitions and Redundancy Removal

状態遷移表への遷移追加と冗長除去によるテスト容易化

電気関係学会四国支部連合大会講演論文集


A Test Input Sequence for Test Time Reduction of IDDQ Testing

伝搬遅延時間の短い検査入力系列によるIDDQテストの高速化

電気関係学会四国支部連合大会講演論文集


Open Fault Detection Based on Supply Current in CMOS ICs

交流電界印加時の電源電流によるCMOS IC内断線故障検出法

電気関係学会四国支部連合大会講演論文集


IDDQW Test Combined with Pattern Layout of SRAM Cells

SRAMのセルのレイアウトを考慮したIDDQWテスト法

電気関係学会四国支部連合大会講演論文集


Oscillation Frequency Estimation Method of Feedback Bridging Faults

フィードバックブリッジ故障の発振周波数予測法

電気関係学会四国支部連合大会講演論文集


Improvement of IDDQ Testable Design for Static CMOS PLAs

スタティック型CMOS PLAの電流テスト容易化設計法の改良

電気関係学会四国支部連合大会講演論文集


High Speed Current Test Circuit for CMOS Logic Circuits

CMOS論理回路の高速電流テスト用検査回路

電気関係学会四国支部連合大会講演論文集


Power Supply Circuit for High Speed ADCL Circuits

ADCL回路駆動用矩形波電源回路

電気関係学会四国支部連合大会講演論文集


自己観測型 TDC 組込みバウンダリスキャンを用いた半断線故障検査

自己観測型 TDC 組込みバウンダリスキャンを用いた半断線故障検査

第89回FTC研究会資料

第89回FTC研究会資料


TDC 組込み型バウンダリスキャンによる遅延測定の補正法

TDC 組込み型バウンダリスキャンによる遅延測定の補正法

第89回FTC研究会資料

第89回FTC研究会資料


電圧 - 遅延セルを用いる積層型イメージセンサの電気的断線検出回路の設計について

第86回FTC研究会資料

第86回FTC研究会資料


電荷注入量に基づく電気検査法におけるスキャン回路を考慮する検査入力制御

電荷注入量に基づく電気検査法におけるスキャン回路を考慮する検査入力制御

第84回FTC研究会資料

第84回FTC研究会資料


On evaluation of transition signals on adjacent lines used for discrimination of resistive opens using machine learning-based anomaly detection

機械学習の異常検知による半断線故障判別法における隣接線信号遷移パターンの評価について

第81回FTC研究会資料

第81回FTC研究会資料


Study on the Applicability of ATPG Pattern for DFT Circuit

自動生成パターンの微小遅延故障検査用回路への適用性検討

電子情報通信学会技術研究報告

Institute of Electronics, Information and Communication Engineers

With high integration of IC, small delay faults have occurred as the cause of a circuit failure. As a design-for-testability (DFT) method for delay testing a measurement method for delay fault size using TDC mechanism has been proposed. However, conventional automatic test pattern generator tools (ATPG) do not take account of delay fault size. In this paper, we investigate delay fault size by circuit simulation using given ATPG pattern and evaluate the feasibility of testing multiple paths by the TDC embedded circuit.

集積回路の高集積化に伴い，回路内において微小遅延故障が顕在化している．微小遅延故障の検査手法として，TDC(Time-to-Digital Converter)機構を用いる遅延故障のサイズを測定する手法が挙げられる．しかし，大規模な回路の検査に用いられるテストパターンを自動生成する際には，遅延故障のサイズは考慮されていない．本論文ではATPGツールにより生成したパターンを適用した際に測定できる遅延故障のサイズをシミュレーションによって調査し，TDC機構を用いた回路による複数経路検査の可能性について評価を行う．


Effects of Signal Transition Timing on the Resistive Open Fault Detection by Path Delay Comparison

隣接線の信号遷移タイミングがパス遅延比較による半断線故障検査に与える影響について

DAシンポジウム2018

DAシンポジウム2018

Detecting resistive open faults becomes important due to miniaturization. Crosstalk effect causes an extra delay on signal transition on a defective line with a resistive open fault. For testing small delay faults, a test method for resistive open fault by path delay ranking has been proposed. In the method, a pattern pair of a fixed signal and reverse phase transition signal is applied to adjacent lines for detecting faults. However, the delay size changes depending on timing skew of signal transitions on the defective line and its adjacent line, hence the generated test pattern pair may not detect a fault. In this paper, we design an example circuit with resistive open TEG and investigate the effects of the timing skew of signal transitions on the proposed test method.

集積回路の微細化により信号線の一部が欠損する半断線故障が増加している.また，故障線と隣接線との線間容量によるクロストークの影響は欠損部で大きくなり，隣接線への印加信号に依存して，故障線の信号遷移に微小変動をもたらす.そこで，隣接線に H/L 固定信号と逆相遷移信号のパターンペアを印加した際の各パスの伝搬遅延時間の順位比較による半断線故障検査法が提案され，研究が行われている.しかし，遅延変動の大きさは，故障線と隣接線の信号遷移タイミングに依存するため，生成したパターンで必ず故障が検出できるとは限らない.本稿ではパス遅延比較による半断線故障検査を想定した回路を設計し，試作 IC に実装した.設計した回路レイアウトを対象にして隣接線の信号遷移タイミングが本検査に与える影響についての調査を行う.


On the Effectiveness of ATPG Pattern for Testing Multiple Paths using Delay Fault Testable Scan Design

遅延故障検査容易化設計を用いた複数経路同時検査時のATPG パターンの有効性について

第79回FTC研究会資料

第79回FTC研究会資料


Evaluation of the Feasibility of Resistive Open Fault Detection by Difference of Path Delay Ranking Considering Process Variation

回路の製造ばらつきを考慮するパス順位比較を用いる半断線故障検査法の評価

第78回FTC研究会資料

第78回FTC研究会資料


A Study on Line Length and Temperature Dependencies on Discrimination of Resistive Opens using Transition on Adjacent Lines

隣接線の信号遷移を用いる半断線故障判別法の配線長・温度依存性の検討

第78回FTC研究会資料

第78回FTC研究会資料


Delay Detection Evaluation for Delay Element in Scan Design with Embedded TDC

TDC 組込み型スキャン設計の遅延付加部の遅延検出能力評価

第78回FTC研究会資料

第78回FTC研究会資料


Two-path delay testing by experimental design-for-testability circuit

試作した遅延故障検査容易化回路による 2 経路同時検査について

第64回機能集積情報システム研究会

第64回機能集積情報システム研究会


Delay Analysis of Microbump Defect in 3-D IC

3 次元実装 IC におけるマイクロバンプ欠損時の遅延解析

第64回機能集積情報システム研究会

第64回機能集積情報システム研究会


On Design of Delay Fault Detection Circuit for Design For Testability

遅延故障検査容易化設計のための遅延付加ゲートの設計

第64回機能集積情報システム研究会

第64回機能集積情報システム研究会


An Untestable Fault Identification Method for Sequential Circuits Using Unreachable States by Justification of State Cubes

フリップフロップ組合せの状態正当化による到達不能状態を用いた順序回路のテスト不能故障判定法

DAシンポジウム2017

DAシンポジウム2017


Evaluation of Small Delay Fault Detection by TDC Embedded in Scan FFs

TDC組込み型スキャンFFの微小遅延故障検出能力評価

DAシンポジウム2017

DAシンポジウム2017


Design of a Control Circuit for Testing TSVs Using Boundary Scan Circuit with Embedded TDC

TSV検査のためのTDC組込み型バウンダリスキャン制御回路の設計

DAシンポジウム2017

DAシンポジウム2017


On design for reducing delay variation in design-for-testability circuit for delay fault

2017 Taiwan and Japan Conference on Circuits and Systems


抵抗性オープン故障のテスト生成法の評価

抵抗性オープン故障のテスト生成法の評価

第76回FTC研究会資料

第76回FTC研究会資料


A Modified PRPG for Test Pattern Generation using BAST structure

2016 Taiwan and Japan Conference on Circuits and Systems


On test signal generation and observation for testing multiple TSVs using Boundary scan circuit with embedded TDC

TDC 組込み型バウンダリスキャンを用いた複数 TSV の検査用信号の印加と観測について

第75回FTC研究会資料

第75回FTC研究会資料


On reduction of signal assignments of adjacent lines for resistive open defect detection based on timing information of signal transition

半断線故障検査時の遷移タイミングを考慮する信号割当隣接線候補の削減について

第75回FTC研究会資料

第75回FTC研究会資料


Threshold Value Estimation Method for Electrical Interconnect Tests of 3D ICs

IEEE CASS Shikoku and Malaysia Chapters Joint Seminar


先端半導体の高信頼化を実現する接続破断検出回路技術

先端半導体の高信頼化を実現する接続破断検出回路技術


On detectability analysis of delay variation caused by a resistive open using signal transitions on adjacent lines

隣接線の信号遷移を用いる半断線故障による遅延変動の識別可能性について

第72回FTC研究会資料

第72回FTC研究会資料


On BAST Code Generation Method by Controlling Feedback in PRPG

PRPGのフィードバック制御を用いるBASTコード生成手法

第72回FTC研究会資料

第72回FTC研究会資料


Measured Delay Evaluation by Time-to-Digital Converter Embedded in Boundary-scan

TDC組込み型バウンダリスキャン回路による実測実験評価

第70回FTC研究会資料

第70回FTC研究会資料


On ring-oscillator structures for TSV fault detection considering the effect of adjacent TSVs

隣接TSVの影響を考慮するTSV故障検査用リングオシレータ構成について

第70回FTC研究会資料

第70回FTC研究会資料


Introduction of Introductory Engineering on First Year's and Introductory Education

初年度教育・導入教育としてのエンジニアリング入門教育の導入

The Papers of Technical Meeting, IEE JAPAN

The Institute of Electrical Engineers of Japan


Multiple path test for detecting delay faults using boundary scan with time-to-digital converter

TDCを組み込んだバウンダリスキャンを用いる複数パスの遅延検査について

第67回FTC研究会資料

第67回FTC研究会資料


On the design for testability method for detecting delay faults using delay detection circuit

遅延検出回路を用いる遅延故障検出用テスト容易化設計について

第65回FTC研究会資料

第65回FTC研究会資料


しきい値関数を利用したファンナウト中のオープン故障の診断法

しきい値関数を利用したファンナウト中のオープン故障の診断法

第63回FTC研究会資料

第63回FTC研究会資料


On Detectability Evaluation of Via-Open Defects Considering the Defect Location and the Coupling Effects of Adjacent Lines

ビアオープン故障の発生箇所と隣接線の影響を考慮する検出可能性調査

第63回FTC研究会資料

第63回FTC研究会資料


Supply Current Testing of Interconnects Between ICs

IC間配線に流す電流による電気的配線検査法

第62回FTC研究会資料

第62回FTC研究会資料


On Estimation of Open Fault Effects Considering the Feedback between Adjacent lines

隣接信号線間のフィードバックを考慮する断線故障の影響調査

第58回FTC研究会資料

第58回FTC研究会資料


Open Detection in CMOS ISs of 0.35μm Process by Supply Current Testing under AS Electric Field Application

交流電界印加時の電流テストによる試作ICの断線故障検出

第57回FTC研究会資料

第57回FTC研究会資料


IDDQ Test Method with a BIC Sensor Tolerating for Process Variations

BICセンサを用いた製造ばらつき耐力を持つIDDQテスト法

第55回FTC研究会資料

第55回FTC研究会資料


At-Speed Current Test Method of Open and Short Defects at Buses in Microcomputers

マイクロコンピュータ回路のバス故障の実時間テスト法

第54回FTC研究会資料

第54回FTC研究会資料


On Configuring Scan Trees for Multiple-core Design Based on Circuit Structure

回路構造に基づく複数コアのスキャンツリー構成

第54回FTC研究会資料

第54回FTC研究会資料


On Test Generation for Sequential Circuits Using Limited Scan Operation Considering Initial States

初期状態を考慮する部分スキャンシフトを用いたテスト生成について

第52回FTC研究会資料

第52回FTC研究会資料


Extraction of Fault Candidate Areas with Layout Information

レイアウト情報を用いた故障候補エリアの抽出

電子情報通信学会技術研究報告

Institute of Electronics, Information and Communication Engineers

In this paper, we present a method for extracting fault candidate areas using layout information obtained by CAD. In highly-integrated circuits, a bridging fault may affect not only between two signal lines, but also among multiple signal lines. In this work, we propose a procesure for extracting fault candidate areas of bridging faults between two lines and bridging faults among three lines. The procedure extracts pairs of signal lines whose distance is within the given distance and identifies them as the fault candidate of a bridging fault, and also extracts groups of three signal lines within the given distance and identifies them as the fault candidate of a multinode bridging fault. The procedure that utilizes a layout information obtained from CAD tools to extract fault candidate areas of bridging faults among two or three lines is shown. The experimental results for benchmark circuits are shown for the comparison between the number of the fault candidate areas obtained by the proposed method and the number of the bridging faults between two lines assumed from gate-level.

本論文では,CADによるレイアウト情報を用いた故障候補エリアの抽出について述べる.集積度の高い回路においては,ブリッジ故障が2線間のみならず複数信号線に影響をもたらす可能性がある.本研究では,2信号線間のブリッジ故障と3信号線間のブリッジ故障を仮定し,その故障候補エリアの抽出法を提案する.本手法では,信号線間の距離が,ある一定間隔内である信号線の組をブリッジ故障候補とし,その間隔内に存在する3つの信号線の組を複数信号線間ブリッジ故障候補として抽出する.CADツールより得られるレイアウト情報から,2信号線間および,3信号線間のブリッジ故障候補エリアの抽出を行う手法について提案し,ベンチマーク回路に対するブリッジ故障候補エリア抽出実験から得られた故障候補エリア数とゲートレベルにて仮定される2線間のブリッジ故障数との比較結果を示す.


Configuration of Scan Trees Based on the Structure of Circuit without Test pattern

回路構造を基にするテストパターン非依存のスキャンツリー構成法

第51回FTC研究会資料

第51回FTC研究会資料


ウェーブレット変換を用いるIDDQテスト法

第50回FTC研究会資料

第50回FTC研究会資料


Test Generation for Sequential Circuits by Logic Simulation using State Partitioning

状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成

電子情報通信学会技術研究報告

本論文では,状態集合分割を用いた論理シミュレーションによるテスト生成について述べる.本研究で行うテスト生成では,複数の候補ベクトルを作成し,未到達状態へ遷移可能なベクトルをテストベクトルとして採用する.故障検出に有効な状態遷移を得るために,フリップフロップを複数の集合に分割し,重み付けによる状態変化の優先度の設定を行う.状態集合の分割法として,フリップフロップの論理値の制御容易性に基づく分割法と,未検出故障への影響の大きいフリップフロップを回路構造から求め集合分割を行う手法の2つを用いる.本研究では各未検出故障の励起,伝搬に必要なフリップフロップを考慮した集合分割を用いることで,未検出故障の検出に必要な状態遷移を優先する.提案する集合分割法をテスト生成に適用した結果により,集合分割法の有効性について示す.


Built-in Supply Current Sensor Circuit for Detecting Open Faults in CMOS ICs

CMOS ICの断線故障検出用電流センサ回路

第49回FTC研究会資料

第49回FTC研究会資料


AC Electric Field Application Method in Supply Current Tests for IC Pin Open Detection

電流テストによるICピン浮き検出のための外部交流電界印加法

第48回FTC研究会資料

第48回FTC研究会資料


Oscillation Frequency Estimation for Detecting Feedback Bridging Faults

発振を生じるフィードバックブリッジ故障検出のための発振周波数予測法

第47回FTC研究会資料

第47回FTC研究会資料


A Test Input Sequence for Test Time Reduction of IDDQ Testing

検査入力系列並び換えによるIDDQテスト時間の短縮化

第46回FTC研究会資料

第46回FTC研究会資料


Pin Open Detection Method Based on Supply Current in Time-variable Magnetic Field

電流テストによるICピン浮き検出のための外部交流電界印加法

第45回FTC研究会資料

第45回FTC研究会資料


On Detecting CMOS Open Defect by Applying Electric Field and Generating Its Test Pattern

外部交流電界印加によるCMOS ICのオープン故障検出法と検査入力生成について

第44回FTC研究会資料

第44回FTC研究会資料


Adding Transitions of Undefined States to State Transition Tables for Testability Enhancement

In this paper we propose procedures to enhance testability by adding transitions of undefined states to state transition tables. In these procedures, transitions about undefined states, which are not described in state transition tables but exist in a synthesized gate level circuit, are added to a state transition table. Experimental results for MCNC benchmarks are shown.


Power Supply Circuit for Adiabatic Dymanic CMOS Circuits

断熱的ダイナミックCMOS論理回路用電源回路

電子情報通信学会技術研究報告

本論文では，断熱的ダイナミックCMOS論理回路用の電源回路を提案している．断熱的ダイナミックCMOS回路では従来のCMOS論理回路の場合のような一定電圧でなく, 正弦波や三角波のような時変電圧を発生する電源を必要とする．断熱的ダイナミックCMOS回路の動作速度はその電源波形の周波数で決まることから, 高速に電源電圧を変化させ, かつ寄生容量に蓄積されたエネルギーを急速に回収できる電源が必要である．本論文ではそれが可能な電源回路を提案し, 断熱的ダイナミックCMOSインバータ回路を駆動し, その消費電力を回路シミュレーションにより調査している．その結果は, ADCL回路を本電源回路で駆動することにより, 従来のCMOS回路に比べ大幅な低消費電力化が実現できることを示している．


A Method for Removing Sequentially Redundant Lines Simultaneously Based on Unreachable States

到達不能状態に基づく順序回路の冗長信号線の同時除去法

電子情報通信学会技術研究報告

We propose a redundancy removal method based on strongly unreachable states, which are states that have no incoming transition from any state. If a fault affects the output sequence or the state transition only when the circuit starts from strongly unreachable states, then the fault is undetectable. More over, if the unreachable states are also strongly unreachable in the faulty circuit, the line corresponding the fault is redundant. In this paper, we present the theorem that the undetectable faults obtained from a strongly unreachable state remain undetectable for the circuit after removing the redundant lines corresponding to one of the faults. We also consider the condition for removing redundant lines simultaneously. Experimental results for benchmark circuits are shown.

本論文では, いかなる状態からの遷移も存在しない強到達不能状態に着目した冗長除去法を提案する. 強到達不能状態における出力と状態遷移だけが正常回路と異なる縮退故障は検出不能故障であり, 故障回路においてもその状態が強到達不能状態であるならば, 対応する信号線は冗長信号線である. 本研究では, 強到達不能状態から得られた検出不能故障は, その一部に冗長除去を行った後の回路においても検出不能となることを示し, 同時除去可能な冗長信号線について考察する. ベンチマーク回路に対する実験結果により, 同時除去可能な冗長信号線があることを示す.


上肢切断者のための顔面方位による計算機への入力キー選択法

上肢切断者のための顔面方位による計算機への入力キー選択法

第14回バイオメカニカルシンポジウム

第14回バイオメカニカルシンポジウム


電源電流による組合せ回路の故障検出法

電源電流による組合せ回路の故障検出法

電子情報通信学会技術研究報告


A Tr-Amplifier Design Utilizing a Circuit Simulator


回路モジュールのタイミングチャートを利用した論理シミュレータ

回路モジュールのタイミングチャートを利用した論理シミュレータ

電子情報通信学会技術研究報告


電源電流波形による論理回路の故障診断法

電源電流波形による論理回路の故障診断法

電子情報通信学会技術研究報告


マイクロコンピュータの編集設計システムの試作

マイクロコンピュータの編集設計システムの試作

情報処理学会設計自動化研究会

情報処理学会設計自動化研究会


内容検索メモリの性能評価

内容検索メモリの性能評価

電子情報通信学会技術研究報告


呼吸と麻酔レベル制御のための呼吸器系のシミュレーション

呼吸と麻酔レベル制御のための呼吸器系のシミュレーション