Underwater Object Detection through Analysis and Data Augmentation of Underwater Datasets

Lecture Notes in Networks and Systems, Springer


Domain Adaptation through Photorealistic Enhanced Images for Semantic Segmentation


Deep Regional Metastases Segmentation for Patient-Level Lymph Node Status Classification


Fast CU Determination Algorithm Based on Convolutional Neural Network for HEVC

International Journal of Machine Learning and Computing


Boundary Correlation-based Intracoding for SHVC Algorithm and its Efficient VLSI Architecture

本論文は，SHVCにおける境界相関性を利用した画面内符号化アルゴリズムおよびそのVLSIアーキテクチャを提案した．ソベルフィルタを用いてエッジ強度を評価し，エッジの強さによりCUの深度を決定するアルゴリズムを提案した．提案手法を参照ソフトウェアHM10.0に実装しシミュレーションした結果，従来手法に比べ画質の劣化がほとんどなく，11%の高速化を実現した．また，提案アーキテクチャをFPGAに実装した結果，わずか1.8Kゲートで実現した．


An Efficient Complexity Reduction Algorithm for CU Size Decision in HEVC

本論文は，HEVCにおける低演算量CU決定アルゴリズムを提案した．従来のCU決定アルゴリズムと異なり，Naive Bayes確率モデルを用いてCUサイズを決定した．提案手法を参照ソフトウェアJM12.0に実装しシミュレーションした結果，従来手法に比べ画質の劣化がほとんどなく，平均50%の高速処理を実現した．

International Journal of Innovative Computing, Information and Control


Hardware Oriented Low-Complexity Intra Coding Algorithm for SHVC

本論文は，SHVCのハードウェア実装における低演算量画面内符号化アルゴリズムを提案した．まず，境界画素の相関性を用いて符号化深度を決定するアルゴリズムを提案し，ハードウェア実装を考慮し，小面積実装可能な構造とした．また，隣接CUの符号化情報も使用し，演算量削減を図った．提案手法を参照ソフトウェアSHM11.0に実装しシミュレーションした結果，従来手法に比べ画質の劣化がほとんどなく，平均11%の演算量削減を実現した．

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences


Fast Edge Detection and Early Depth Decision for Intra Coding of 3D-HEVC

本論文は，3D-HEVCの画面内符号化における高速エッジ検出と早期深度決定アルゴリズムを提案した．ソベルフィルタを用いてエッジ強度を評価し，エッジの強さによりCUの深度を決定するアルゴリズムを提案した．提案手法を参照ソフトウェアHM10.0に実装しシミュレーションした結果，従来手法に比べ画質の劣化がほとんどなく，わずかなビットレートの上昇で50%以上の高速化を実現した．

International Journal of Advances in Computer and Electronics Engineering


Hardware Implementation-Oriented Fast Intra-Coding Based on Downsampling Information for HEVC

本論文は，ハードウェア実装を目的としたHEVCの画面内符号化における新規の符号化モードを提案した．符号化対象CUの画素に対しダウンサイジング処理を施し，新規の符号化順序と符号化方式を提案し，高速のPU，TUの決定アルゴリズムを提案し，演算量の削減も図った．提案手法を参照ソフトウェアJM12.1に実装しシミュレーションした結果，従来手法に比べ60%の演算量削減を実現した．


High Efficiency CU Depth Prediction Algorithm for High Resolution Applications of HEVC

本論文は，高解像度アプリケーションのHEVCにおける高速CU深度決定手法を提案した．空間領域の相関性を利用した動きベクトルの予測手法を提案し，精確な探索中心による探索範囲の削減により演算量を削減し，CUの符号化複雑度を評価し，冗長なモード選択演算を削減するアルゴリズムを提案した．提案手法を参照ソフトウェアJM12.0に実装しシミュレーションした結果，従来手法に比べ画質の劣化がほとんどなく，平均50%の高速処理を実現した．


Spatio-Temporal Prediction Based Algorithm for Parallel Improvement of HEVC

本論文は，GPUによる高速並列処理を目的とした空間と時間領域の予測手法を用いた高効率アルゴリズムを提案した．空間領域の相関性を利用した動きベクトルの予測手法と時間領域の予測による動きベクトルの予測手法を提案し，両手法を総合的に利用した高速並列処理アルゴリズムを提案した．提案手法を参照ソフトウェアJM12.0に実装しシミュレーションした結果，従来手法に比べ画質の劣化がほとんどなく，高速な並列処理を実現した．


Compressed Sensing Signal Recovery via Creditability-Estimation Based Matching Pursuit

本論文は，圧縮感知信号の回復を目的に信頼性予測手法を用いたマッチング追跡手法を提案した．従来の信頼性予測手法のサポートポイントセット選択手法を分析し，固定の閾値による選択が非効率であることが判明したため，確率の高いサポートポイントを優先に選択し，他のポイントを追加していく手法を採用した．提案手法を実装しシミュレーションした結果，従来手法に比べ優れた信号回復能力を示した．


Edge Detector Based Fast Level Decision Algorithm for Intra Prediction of HEVC

本論文は，HEVCの画面内符号化においてエッジ情報を用いた符号化レベルの高速決定手法を提案した．符号化対象のCUの画素に対しエッジ情報を用いてエッジ強度を評価し，エッジ強度による符号化レベルを適応的に決定するアルゴリズムを提案した．提案手法を参照ソフトウェアJM12.1に実装しシミュレーションした結果，従来手法に比べ平均37%の高速化を実現した．


Efficient Architecture for Motion Vector Management of H.264/AVC Decoder for 4K Resolution

UHDTV is highly required for video streaming and broadcasting. However, the computational complexity for 4K-resolution applications is still the bottleneck preventing the realization of real-time decoders. In this work, a motion vector management architecture that is designed for total motion vector management and calculation is proposed. The proposed architecture can calculate predicted motion vectors, select reference motion vectors for the direct mode, and calculate the motion vectors for interlace decoding. The proposed architecture can perform 176 cycles/MB decoding in the worst case. The simulation result shows that when working at 200 MHz, the proposed architecture can be implemented by about 99k gates.

訳: 本論文は，4Kまでの解像度をデコード可能なH.264/AVC動きベクトル管理アーキテクチャを提案している．提案アーキテクチャは，予測動きベクトルの管理と計算，ダイレクトモードの動きベクトル選択，インターレース復号のための動きベクトル計算を行う．提案アーキテクチャを実装し，合成した結果，わずか99Kのゲート実現でき，FPGAで実装した場合最大動作周波数は200MHzとなった．


Low Complexity Algorithm for Inter-layer Prediction of H.264/SVC

Inter-layer prediction of H.264/SVC can help to improve the coding efficiency with increased computation complexity. This paper presents a low complexity algorithm for inter-layer prediction. The proposed algorithm focuses on the reduction of the candidate modes by making use of the correlations of the encoding cost between the base layer and enhancement layers. For macroblocks with the collocated macroblock coded by INTRA or INTER type two algorithms are proposed, respectively. Both algorithms efficiently decrease the redundant candidate modes by estimating from the base layer coding information. The experiment results show that the proposed algorithm can significantly reduce redundant computation complexity with almost no coding efficiency loss.

訳: H.264/SVCはスケラビリティを実現できるものの，高演算量より実用困難となっている．本研究は，H.264/SVCインターレイヤ予測の低演算量アルゴリズムを提案した．階層間の符号化コストの相関性を利用し，インターレイヤイントラ予測とインターレイヤインター予測の低演算量アルゴリズムを提案した．参照ソフトウェアJSVMに実装しシミュレーションした結果，符号化効率に影響なく，大幅な演算量削減が実現できた．

International Journal of Innovative Computing, Information and Control


Key Frame Extraction Method Based on Motion Features of H.264/AVC

In this paper, we propose a novel key-frame selection algorithm for video retrieval. Firstly, the video sequences are segmented into shots with the pixel features between consecutive frames. Then, based on the MV and MVD features of H.264, we notice that MV can reflect the displacement of objects in the frames and MVD can reflect the regularity of motion. Thus, the intensity of the motion can be reflected through MV and MVD features, and key-frames are selected with the greatest intensity of motion in each shot. The experimental results show that our proposed algorithm can weaken the influence of camera motion and select key-frames from video sequences effectively.

訳: 本論文は，H.264/AVCのコンテンツからキーフレームを効率的に抽出するアルゴリズムを提案している．提案アルゴリズムは，動きベクトルの差分(MVD)を定義し，MVDとMVの特徴を調査し，動きの大きさと動き一致率を示した．この特性を利用し，動画像コンテンツの内容を正確に反映するキーフレーム抽出アルゴリズムを提案した．提案手法を実装し評価した結果，真の特徴フレームが抽出されたことが確認できた．


Improved Interlayer Intraprediction for Scalable Video Coding

In this paper, a method based on the two dimensional Wiener filter is proposed in addition to inter-layer intra prediction in H.264/SVC. The performance of inter-layer intra prediction is limited due to the up-sampling operation and the coding noise of base layer. The Wiener filter can be used as an optimizing filter to enhance the prediction of enhancement. However, prediction errors of some pixels are increased by this filter operation. The proposed method applies the filter for each block of different size adaptively. Experimental results show that the reduction of bit rate and PSNR improvement for QCIF-CIF Akiyo sequences are 3.74% and 1.15dB without considering the bit cost of filter operation.

訳: 本論文は，H.264/SVCインターレイヤイントラ予測にウィナーフィルタを用いた高予測精度アルゴリズムを提案する．インターレイヤイントラ予測は，アップサンプリングの精度不足より高圧縮率を実現できなかった．提案手法は，各種ブロックサイズに適応的にフィルタ処理を施し，高予測精度を実現した．シミュレーションより，QCIF-CIFサイズAkiyoシーケンスに対し3.74%のビット削減と1.15dBのPSNR向上が実現できた．


Complexity Reduction Algorithm for Hierarchical B-Picture of H.264/SVC

In this paper, a novel complexity reduction algorithm for hierarchical B- picture of H.264/SVC is proposed. Observing some evaluations results, we find that due to the correlation among multi-layers, the search range selection and the mode selection process have much redundancy. In particular, the redundant search range and candidate modes have essential relations with the encoding layers. Using this feature, we propose a novel search range selection and mode selection algorithm that can significantly reduce the redundant search range and candidate modes. Simulation results show that the proposed method can achieve high computation complexity reduction rate with very slight PSNR loss.

訳: 本論文は，H.264/SVC階層Bピクチャの探索範囲を制御することにより，演算量を削減するアルゴリズムを提案する．検証結果より，階層間の高い相関性によりその探索範囲を適応的に変更し，大幅な演算量削減を実現した．参照ソフトウェアに実装しシミュレーションした結果，符号化効率にほとんど影響なく，大幅な演算量を削減できた．


Hardware-Oriented Fast Estimation of Generated Bits for Rate-Distortion Optimization in H.264/AVC

In order to accelerate the RDO calculation, this paper proposes a new bits estimation algorithm Fast Estimation of Generated Bits (FEGB) and the corresponding architecture to fast estimate the generated bits instead of implementing the real entropy coding in the RDO process. The proposal is based on the entropy encode tool of context-adaptive variable length coding (CAVLC). By breaking the table lookup dependency for continuous syntax elements of a coefficients block and performing the paralleled processing, the rate estimation throughput of a 4x4 block per clock cycle is achieved. The proposed architecture can work on the frequency of 250MHz with 50K standard cells consumed.

訳: 本論文は，H.264/AVCの高速なRDO処理のアーキテクチャを提案する．提案アーキテクチャは，新たなFEGBモジュールにより，生成するビット数をCAVLCを用いて高速に予測した．提案手法を実装し，シミュレーションした結果，FEGBアーキテクチャは高速な予測性能を示した．提案アーキテクチャをVerilog HDLを用いて記述し合成した結果，最大動作周波数は250MHz となり，50Kの標準セルで実装可能であった．


A High-Throughput Binary Arithmetic Coding Architecture for H.264/AVC CABAC

In this paper, we propose a high-throughput binary arithmetic coding architecture for CABAC (Context Adaptive Binary Arithmetic Coding) that is one of the entropy coding tools used in the H.264/AVC main and high profiles. The binarization and context model selection are implemented in a proposed binarizer, in which a FIFO is used to pack the binarization results and output 4 bins in one clock. In order to improve the processing speed, the context variables access and update for 4 bins are paralleled and the pipeline path is balanced. This proposal can work at the clock frequency of 250MHz and takes up about 58K standard cells, 3.2Kbits register files and 27.6K bits ROM.

訳: 本論文は，H.264/AVCの算術符号化手法CABACに高いスループットを実現するアーキテクチャを提案している．提案アーキテクチャは，1サイクルに4ビンを処理できる高い処理性能を実現し，符号化速度とハードウェア面積のトレードオフを考慮し，最小限のハードウェア負荷で高い符号化性能を実現した．提案アーキテクチャをHDLを用いて実装し，58K標準セル，3.2Kレジスタと27.6KビットROMで実現できた．

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences


A Novel Spiral-Type Motion Estimation Architecture for H.264/AVC

New features of motion compensation, such as variable block size and multiple reference frames are introduced in H.264/AVC. In this paper, an efficient architecture for spiral-type motion estimation is proposed. First, we propose a hardware-friendly spiral search order. Then, an efficient PE architecture for ME is proposed to achieve the proposed search order. The improved PE enables one-pixel-move of the reference pixel data to top, bottom, right, and left by four ports for input and output. As the result of hardware implementation, the hardware cost is about 145k gates. Maximum clock frequency is 134 MHz in the case of FPGA (Xilinx Vertex5) implementation.

訳: 本論文は，H.264/AVCの動き探索処理に注目し，高速かつ小面積なハードウェアアーキテクチャを提案している．ハードウェアの面積増加が少ないスパイラル探索を提案し，スパイラル探索に適する上下左右シフトが可能な処理モジュールを提案し，小面積アーキテクチャを実現した．提案手法をFPGA (Xilinx Vertex5)に実装しシミュレーションした結果，145Kゲートで実現でき，最大動作周波数は134MHzとなった．

Journal of Semiconductor Technology and Science


Frame Memory Access Method for High Resolution H.264/AVC Applications

In this paper, considering the features of frame memory access patterns in Rate-Distortion Optimization (RDO) process we introduce a novel memory access reduction method by estimating the motion information. In this work, the search center is estimated by adjacent motion vectors to decrease the redundancy of these reference data. In the proposed method, pixel data of only 9, 12, or 25 macroblocks are adaptively used as reference data for motion estimation. Simulation results show that the proposed method can realize up to 60% memory access reduction with almost no PSNR degradation.

訳: 本論文は，H.264/AVC 符号器の外部メモリへの帯域幅を削減する効率的なメモリインターフェイスアーキテクチャを提案している．従来，1マクロブロックの動き探索に49個のマクロブロック参照データのアクセスが必要となる．本研究では，参照データの削減により，メモリ帯域幅の削減を実現した．シミュレーション結果より，9∼25個の参照データのみをアクセスし，全体で60%のメモリアクセス量を削減できた．


Coding Efficiency Improvement with Adaptive GOP Selection for H.264/SVC

In this paper, we present a novel group-of-picture (GOP) structure selection method for H.264/SVC. Proposed method adaptively defines the GOP structure by analyzing the input sequence characters. The accumulated difference of luminance pixel components is utilized to set a threshold for adaptive GOP size selection. Another scene change detection method is also proposed to reorganize the GOP structure. Different from previous adaptive GOP structure methods, the proposed method concentrates on the coding efficiency improvement on the basis of the Hierarchical B-picture structure. The simulation results show that the proposed method can improve up to 0.2dB for PSNR compared with fixed size GOP methods.

訳: 本論文は，H.264/SVCのGOP選択アルゴリズムを提案している．提案アルゴリズムは，入力画像シーケンスの特性を分析し，フレーム間の輝度値の差分値を利用してフレーム間の相関性を予測した．提案手法は，従来手法と異なり，階層的Bピクチャの符号化効率の向上を重視した手法である．本手法を実装し，シミュレーションした結果，従来手法より0.2dBのPSNRの増加を実現できた．

International Journal of Innovative Computing, Information and Control


Fast Deblocking Filter Implementation Method for H.264/AVC

In this work, a fast implementation method for deblocking filter of H.264/AVC and its architecture are proposed. The proposed method makes use of the correlation of the adjacent pixels to decrease the redundant processing cycles. Simulation results show that the average coding cycles for one macroblock is reduced to 170. It is fast than previous works that considered the least number of filtering cycles for one macroblock is 192. This work also provides an efficient architecture for the proposed method in which a parallel memory access solution and a novel comparison module are proposed. Implementation results show that the proposed architecture can be realized by about 30K gates.

訳: 本論文は，H.264/AVCのデブロッキングフィルタの高速アーキテクチャを提案している．提案手法は，隣接ピクセルの相関性を利用して演算サイクル数を削減した．提案手法を実装しシミュレーションした結果，従来手法で限界とされていた192サイクルから，平均170サイクルまで削減できた．提案アーキテクチャは，並列メモリアクセス手法と新たな比較用モジュールの提案により，わずか30Kゲートで実現できた．


Switching Entropy Coding Architecture for High Bitrate H.264/AVC Applications

In this paper, novel entropy coding implementation method and its efficient architecture of H.264/AVC for high bitrate real time HDTV are proposed. The proposed method makes use of this switching bit to adaptively switch the CABAC to CAVLC at the coding peak of CABAC. We also proposed an efficient architecture to realize the proposed switching method. The experimental results show that the proposed method could realize fast coding at the bit generation peak and cut down the buffer consumption with very small bit rate increase.

訳: 本論文は，H.264/AVCの算術符号化手法においてCAVLCとCABAC両手法を適応的に選択する新たなアルゴリズムを提案する．提案アーキテクチャは，両手法を切り替えるビットを用いてCAVLCの高速性能とCABACの高い符号化効率を有効に利用し，最小限のハードウェア負荷で高い符号化性能を実現した．提案アーキテクチャは，符号の生成ピーク時にバッファへの圧迫がなく，算術符号化を高速に処理できた．


Efficient Multistate Estimated Architecture of CABAC for H.264/AVC Encoder

In this paper, a novel fast Context-Adaptive Binary Arithmetic Coder (CABAC) architecture and its efficient implementation method are proposed. The proposed architecture could achieve multi-bit arithmetic encoding in one cycle by introducing the multistate estimation (MSE) scheme, which enables multiple updates of the State, Range and Low in one cycle. Discussing the trade-off between coding speed and hardware consumption, we give an example solution to the two-state estimation architecture by which we could cut down half the number of coding cycles. The implementation results show that the proposed method could be implemented using about 20,000 gates.

訳: 本論文は，H.264/AVCの算術符号化手法CABACに高いスルーピットを実現するアーキテクチャを提案している．提案アーキテクチャは，符号化速度とハードウェア面積のトレードオフを考察し，最小限のハードウェア負荷で高い符号化性能を実現した．また，柔軟に本アーキテクチャを使用できるように複数の可能性について検討した．提案手法のハードウェアアーキテクチャはわずか20,000ゲートで実現できた．


Efficient Variable Block Size Motion Estimation Architecture for Real-Time Rate Distortion Optimization of H.264/AVC Encoder

In this paper, novel motion estimation architecture for H.264/AVC is proposed. To reduce the computational complexity of RDO calculation, we propose a TAD+top-down method that can efficiently reduce the number of candidate coding modes. The TAD+top-down method is a hardware-friendly method that can easily be implemented on the basis of traditional motion estimation architectures. The proposed architecture can support variable search- range motion estimation in the range of 0 to ±16. The experimental results show that the proposed method can reduce the computation complexity by about 80% without PSNR and bit rate loss compared with the reference software JM8.2.

訳: 本論文は，H.264/AVCの可変ブロックサイズの動き探索アルゴリズムを提案している．まず，空間方向のフレームのブロックサイズを用いて現在の符号化ブロックのサイズを予測する方法を提案した．次にトップダウン手法に基づいたブロックサイズ選択アルゴリズムを提案した．参照ソフトウェアJM8に実装しシミュレーションした結果，従来手法に比べ平均80%の演算量の削減を実現できた．


Motion Area Estimated Motion Estimation with Triplet Search Patterns for H.264/AVC

In this paper a fast motion estimation method for H.264/AVC named Triplet Search Motion Estimation (TS-ME) is proposed. The proposed algorithm separates the motion search process to several steps but with some new features. First, the proposed algorithm try to search the real motion area using proposed triplet patterns instead of some selected search points to avoid dropping into the local minimum. Then, in the localized motion area a novel 3-step motion search algorithm is performed. From the simulation results, motion estimation speed improved by a factor of up to 38 when using proposed algorithm than that of the reference software of H.264/AVC with ignorable picture quality loss.

訳: 本論文は，H.264/AVCの動き探索に新たな三角領域を基にした探索アルゴリズムを提案している．提案手法は従来手法と異なり，可能性の高い探索点を絞るのではなく，三角パターンを用いてベスト探索領域を決める．次に，決められた探索領域に新たな3ステップの探索手法を提案した．参照ソフトウェアに実装しシミュレーションした結果，高い符号化効率を実現するとともに演算量も大幅に削減できた．

International Journal of Signal Processing(IJSP)


Genetic State Reduction Method of Incompletely Specified Machines

A new state reduction method of incompletely specified sequential machines is proposed in this paper. The method is based on a genetic algorithm implementing a dormant mechanism. MCNC benchmark machines are simplified by using this method to evaluate the method. The experimental results show that machines of almost the same number of states as the minimum ones can be derived by this method.

不完全指定順序機械の状態削減手法を提案する．提案手法は休眠機構を実装した遺伝的アルゴリズムを基にしている．本手法を用いてMCNCベンチマーク回路の簡単化を行った結果から，ほぼ最小解に近い数の状態が提案手法により得られた．

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences


遺伝的アルゴリズムを用いた階層的フロアプラン手法

遺伝的アルゴリズムを用いた階層的フロアプラン手法

本論文は，遺伝的アルゴリズムを用いてLSI内部のフロアプラン問題を解く手法を提案している．フロアプランはレイアウト設計の重要問題の一つである．本論文では，大規模VLSIに対応するため，階層毎のフロアプランとそれを包含した全フロアプランを遺伝的アルゴリズムで求める手法を提案した．そして，特化した交叉・突然変異手法を考案し，ヒューリスティック手法を組み込み，本手法の有用性を示した．

Bulletin of Faculty of Engineering, The University of Tokushima


Echo Cancellation Algorithm with Stability for the Duration of Double-Talking

重畳通話時に安定性のあるエコー打消しアルゴリズム

長距離電話やテレビ会議システム等では，自分の声がネットワーク回線を経由して自分のスピーカーに洩れてくる残存エコーが問題となっている．エコー打消アルゴリズムは，学習同定法などの手法で疑似エコーを作成し，会話信号から減算することで残存エコーを消す手法が一般的であるが，重畳通話時には効果が薄れる問題がある．本論文では，この問題点の解消方法を提案し，実験結果を通してその有効性を検証した．


A Modified Genetic Approach for Maximum Inependent Set Problems

Genetic algorithms have been shown to be very useful in a variety of optimization problems. In this paper we present a modified genetic algorithm for maximum independent set problem. A specially designed mutation operator is adopted to search the solution space more efficiently, where adjacent relation of a graph is integrated. The DIMACS benchmark graphs are used to test our algorithm, and the results show that the algorithm outperforms our previous version. Moreover two new low bounds are found for graphs in DIMACS.

訳: 本論文は，遺伝的アルゴリズムを用いて，グラフの最大独立集合を求める手法を提案している．最大独立集合問題とは，グラフにおいて，どの2節点間にも枝が存在しない節点集合の最大を見つける問題であり，工学的な最適化問題の多くが帰着できる問題として重要視されている．本論文では先の論文の手法を改良し，DIMACS ベンチマークグラフに適用し，従来手法より良い解が求められることを示した．

Journal of Harbin Institute of Technology


A Method for Analysis of Transmission Line Neworks Using Frequency Response Approximation

周波数応答の近似を用いた伝送線路回路網の一解析手法

伝送線路回路網の離散フーリエ変換に基づく方法では，考慮すべき周波数成分の数は回路網の有効周波数と入力電源が制限される時間に依存する．したがって，解析される回路網の有効周波数が同じ場合でも入力電源が長時間にわたる場合には，多くの周波数成分を必要とし演算効率が悪くなるという欠点をもつ．これは，各周波数での応答を求めるために回路方程式をそのたびごとに求解 しなければならないことが原因である．本論文では，回路方程式の求解を最小限にとどめ，代わりに周波数応答を近似する方法を提案している．近似法としては，3次スプライン関数による方法と離散フーリエ変換·逆変換による方法を用いており，数値計算例を通して，比較的小規模な問題に対しては高速シミュレーション手法として知られているモーメント·マッチング法と比較して演算効率が優れていることが示されている．

The Transactions of the Institute of Electronics, Information and Communication Engineers A

電子情報通信学会論文誌(A)


Efficient Curve Fitting Technique for Analysis of Interconnect Networks with Frequency-Dependent Parameters

Analysis of frequency-dependent lossy transmission lines is very important for designing the high-speed VLSI, MCM and PCB. The frequency-dependent parameters are always obtained as tabulated data. In this paper, a new curve fitting technique of the tabulated data for the moment matching technique in the interconnect analysis is presented. This method based on Chebyshev interpolation enhances the efficiency of the moment matching technique.

訳: 導体を流れる電流は，周波数の増大とともに導体表面のみに流れる (表皮効果)．導体間が接近している場合には，接近している側に集中する傾向がある(近接効果)．それゆえ，マイクロ波集積回路など高周波で動作する回路の配線は，周波数依存性を有している．本論文では，伝送線路の高速シミュレーション技法として知られるモーメント·マッチング法を，周波数依存性を有する伝送線路解析へと拡張を行った．その本質は，線路パラメータを複素数 s の多項式によって近似することである．そこで，チェビシェフ多項式による高精度な近似法を提案した．これにより，正確かつ高速なシミュレーションが可能となった．


Heuristic State Reduction Methods of Incompletely Specified Machines Preceding to Satisfy Covering Condition

This paper presents two kinds of simplification methods for incompletely specified sequential machines. The strategy of the methods is that as many states in original machines are covered in the simplification processes as possible. With the methods, one of the minimal machines can not be always derived, but a near-minimal machine can be obtained more quickly with less memory. In this paper, the effectiveness of the methods is checked by applying them to simplification problems of incompletely specified machines generated by using random numbers, and of the MCNC benchmark machines. The experimental results show that our methods can derive a simplified machine quickly.

訳: 本論文では不完全指定順序機械の状態数簡単化法を2種類提案している．それらの方法では被覆条件を優先的に満たすように簡単化しており，必ずしも最小機械とは限らないが，最小機械に近い簡単化解を導出することができる．実験結果より，乱数で生成した機械とMCNCベンチマーク機械に対し適用し簡単化解を短時間で導出できることを明らかにした．


A Genetic Approach for Maximum Inependent Set Problems

In this paper we present a genetic algorithm for maximum independent set problem. We adopt a permutation encoding with a greedy decoding to solve the problem. The DIMACS benchmark graphs are used to test our algorithm. For most graphs solutions found by our algorithm are optimal, and there are also a few exceptions that solutions found by the algorithm are almost as large as maximum clique sizes. We also compare our algorithm with a hybrid genetic algorithm GMCA, and the best existing algorithm CBH. The experimental results show that our algorithm outperformed.

訳: 本論文は，遺伝的アルゴリズムを用いて，グラフの最大独立集合を求める手法を提案している．最大独立集合問題は，どの2節点間にも枝が存在しない最大節点集合を見つける問題であり，工学的な最適化問題の多くが帰着できるため重要視されている．本論文では，DIMACS ベンチマークグラフに適用し，従来のヒューリスティック手法より良い解が求められることを示し，本手法の有効性を示した．

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences


マルチチップモジュール向き高速配線システム

マルチチップモジュール向き高速配線システム

電気製品の高機能化に伴い，組み込まれる電子回路も大規模·高密度になっている．これらを実現する一手法に，マルチチップモジュールがあり，設計されたLSI等をプリント基板上に並べるのではなく，LSIチップをパッケージングせずに基盤上に配置する手法が考案されている．本論文は，このマルチチップモジュールを対象とし，大規模多層マルチチップモジュールを高速に配線できうる新しい配線システムを提案した．


Genetic algorithms have been shown to be very useful in a variety of optimization problems. In this paper, we propose a modified genetic channel router. We adopt the compatible crossover operator and newly designed compatible mutation operator in order to search solution space more effectively, where vertical constraints are integrated. By carefully selected fitness function forms and optimized genetic parameters, the current version speeds up benchmarks on average about 5.83 times faster than that of our previous version. Moreover the total convergence to optimal solutions for benchmarks can be always obtained.

訳: 生物の進化を説明する自然淘汰論を模擬した手法である遺伝的アルゴリズムが提案され，最適化問題への適用が報告されている．本論文は，その遺伝的アルゴリズムを用いてLSI内部の配線問題として重要なチャネル配線問題を解く手法を提案した．そして，先の論文で提案した解法を改良し，交叉手法や突然変異手法に工夫を加え，計算機実験を通して本手法の有効性を示した．


In this paper, we describe the implementation of genetic algorithm for channel routing problems and identify the key points which are essential to making full use of the population of potential solutions, that is one of the characteristics of genetic algorithms. Three efficient crossover techniques which can be divided further into 13 kinds of crossover operators have been compared. We also extend our previous work with ability to deal with dogleg case by simply splitting multi-terminal nets into a series of 2-terminal subnets. It routes the Deutsch's difficult example with 21 tracks without any detours.

訳: 生物の進化を説明する自然淘汰論を模擬した手法である遺伝的アルゴリズムが提案され，最適化問題への適用が報告されている．本論文は，その遺伝的アルゴリズムを用いてLSI内部の配線問題として重要なチャネル配線問題を解く手法を提案した．そして，効果の高い交叉手法を計算機実験より選定し，交叉確率や突然変異確率の変化に対する計算機実験を通して，本手法の有効性を示した．


Restrictive Channel Routing with Evolution Programs

Evolution programs have been shown to be very useful in a variety of optimization problems. In this paper, we present an evolution program and identify the key points which are essential to successfully applying evolution programs to channel routing problem. We also indicate how integrating heuristic information related to the problem under consideration helps in convergence on final solutions and illustrate the validity of our approach by providing experimental results obtained for the benchmark tests, compared with the optimal solutions.

訳: 生物の進化を説明する自然淘汰論を模擬した手法である遺伝的アルゴリズムが提案され，最適化問題への適用が報告されている．本論文は，その遺伝的アルゴリズムを用いてLSI内部の配線問題として重要なチャネル配線問題を解く手法を提案した．そして，1つの解に幾つかの個体が対応するようなコーディングを用い，交叉確率や突然変異確率の変化に対する計算機実験を通して，本手法の有効性を示した．

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences


An Approach to Channel Routing Using Genetic Algorithm

Genetic algorithms have been shown to be very useful in a variety of optimization problems. In this paper, we present a genetic algorithm and identify the key points which are essential to successfully applying genetic algorithms to channel routing problem. We also indicate how integrating heuristic information related to the problem under consideration helps in convergence on final solutions and illustrate the validity of our approach by providing experimental results obtained for the benchmark tests, compared with the optimal solutions.

訳: 生物の進化を説明する自然淘汰論を模擬した手法である遺伝的アルゴリズムが提案され，最適化問題への適用が報告されている．本論文は，遺伝的アルゴリズムを用いてLSI内部の配線問題として重要なチャネル配線問題を解く手法を提案した．そして，個体数や進化の世代数の変化，また，交叉確率や突然変異確率の変化に対する計算機実験を通して，本手法の有効性を示した．

Bulletin of Faculty of Engineering, The University of Tokushima


A Distributed Routing System for Multilayer SOG

A distributed processing system is described, which is dedicated to multilayer SOG routing. The system is constructed of global and detailed routers, each based on distinct rip-up and rerouting procedures, so as to be run on a computer network composed of a number of workstations. Several implementation results attained for five-layer SOG are also shown to reveal the practicability of the system.

訳: LSIを設計する際，設計された機能モジュールの配置と配線を決めるレイアウト設計が重要な問題となる．本論文は，配置された機能モジュール間を設計通り配線するための概略配線の手法，詳細配線の手法，複数の計算機を接続して構成されるネットワーク環境において実現できる分散処理型の配線システムの構築方法を提案した．そして，多層LSIデータに対する幾つかの実験結果を通して，本手法の有効性を示した．


ボルツマンマシンによるスイッチボックス配線問題の一解法

ボルツマンマシンによるスイッチボックス配線問題の一解法

生物の神経系ダイナミクスを模倣したニューラルネットワークが提案され，最適化問題への適用が発表されている．ニューラルネットワークの一種類として，確率的に動作するボルツマンマシンがある．本論文は，ボルツマンマシンを用いて，LSI内部の配線問題として重要なスイッチボックス配線問題を解く手法を提案した．そして，計算機実験を通して，実用に耐えうる解が得られることを示した．


ニューラルネットワークを用いた階層的モジュール配置手法

ニューラルネットワークを用いた階層的モジュール配置手法

生物の神経系のダイナミクスを模倣したニューラルネットワークが提案され，最適化問題への適用が発表されている．本論文は，ニューラルネットワークをLSI内部のモジュールの配置問題に適用する方法として，モジュールの4分割問題を解く方法を提案し，それを階層的に適用することにより，全てのモジュールの配置を決定する手法を提案した．そして従来手法と比較し，本手法が有効かつ実用的であることを示した．

The Transactions of the Institute of Electronics, Information and Communication Engineers A

電子情報通信学会論文誌(A)


Neural Computation for Channel Routing using Hopfield Neural Network Model

This paper describes how channel routing problem can be solved by a neural network model proposed by Hopfield. A brief summary of Hopfield neural network model, how to construct a neural network for solving channel routing problem, and results of digital computer simulation are described. Our results show that the neural network could provide good solutions of channel routing problem. For example, it computes a solution of the number of horizontal tracks 31 for the "difficult example" and by using simple compaction algorithm the solution can be improved to 28, which is optimal within our channel routing strategy.

訳: 生物の神経系のダイナミクスを模倣したニューラルネットワークが提案され，最適化問題への適用が発表されている．本論文は，ニューラルネットワークをLSI内部の配線手法であるチャネル配線に適用した論文であり，できるだけ少ないトラックを利用して配線する目的関数を導入し，配線結果の質を向上させた．その結果 difficult example と呼ばれる大規模な結線要求に対しても最適解が得られたことを報告している．


ニューラルネットワークを用いたチャネル配線問題の一解法

ニューラルネットワークを用いたチャネル配線問題の一解法

生物の神経系のダイナミクスを模倣したニューラルネットワークが提案され，最適化問題への適用が発表されている．本論文は，ニューラルネットワークをLSI内部の配線手法であるチャネル配線に適用するものであり，あらかじめ水平トラックを与えてチャネル配線問題を一つの判定問題として定式化し，得られた配線パターンを簡単なコンパクションアルゴリズムにより可能な限り少ないトラックに詰め込むという手法を提案した．

電子情報通信学会論文誌(A)


パーソナルコンピュータによる工作機器の簡易故障診断システム

パーソナルコンピュータによる工作機器の簡易故障診断システム

工作機器が故障した場合，専門の機器メーカに修理を依頼するのが一般的である．本論文は，簡易な故障だけでも現場作業者が対応できないかという要望に応じ，故障診断の専門知識を持たない者でも診断できるシステムの構築を論じた．特徴は，画像情報も診断用知識として知識ベース内に格納でき，専門家の診断知識に基づいた推論での診断に加え，工作機器の内部構造に基づく推論でも診断可能なことである．


チャネル配線問題におけるサイクル解消と最長路について

チャネル配線問題におけるサイクル解消と最長路について

LSIを設計する際の配線手法にチャネル配線手法がある．チャネル配線問題では，配線すべき結線要求がサイクルを含む場合には，1ネットを1水平線分で実現できない．本論文は，先の論文の続編として，サイクルを含む結線要求の幹線選択・分割位置の最適性を考察した．特に，結線要求グラフの最長路にどのような影響を与えるかについて調べ，最長路の長さが長くならないための幹線分割の条件を示した．

電子情報通信学会論文誌(A)


チャネル配線問題における配線可能性について

チャネル配線問題における配線可能性について

LSIを設計する際の配線手法にチャネル配線手法がある．チャネル配線問題では，配線すべき結線要求がサイクルを含む場合には，1ネットを1水平線分で実現できず，何らかの方法でサイクルを取り除く必要がある．本論文は，ネットの水平線分を2つに分割してサイクルを解消することで，結線要求を等価なサイクルを含まないものに変換するという操作を定義し，チャネル配線問題の配線可能性を提案した．

電子通信学会論文誌(A)

電子通信学会論文誌(A)


一層プリント基板のための一迷路法とその評価

一層プリント基板のための一迷路法とその評価

電子回路を実装するプリント基板を設計する際，部品間を設計通り確実に配線するための自動配線プログラムが必要となる．本論文は，そのための新たな配線経路探索手法を提案したものである．これは配線すべき端子間に障害物が無ければ最短経路で配線し，障害物がある時はそれにある程度沿った経路を出力するものであり，探索時間も短く，本手法を配線システムに用いれば短時間で高配線率が得られることを確認した．

電子通信学会論文誌(A)

電子通信学会論文誌(A)


H.264/SVCにおけるEnhancementレイヤー符号化時の動き探索範囲の最適化に関する研究

H.264/SVCは時間・空間・品質のスケーラビリティを1つのビットストリームで提供できる．本稿では，その中の空間スケーラビリティに着目し，Enhancementレイヤー符号化時に符号化済Baseレイヤーの動きベクトルを用いた探索中心の改良を提案した．そしてそれに基づく探索範囲の適応的制御手法を提案した．シミュレーション結果より，演算量を65∼75%削減できることを示した．

電子情報通信学会 回路とシステム軽井沢ワークショップ

電子情報通信学会 回路とシステム軽井沢ワークショップ


H.264/SVCにおける適応的GOPサイズを用いた符号化効率改善手法の検討

H.264/SVCにおける適応的GOPサイズを用いた符号化効率改善手法の検討

H.264/SVCは時間・空間・品質のスケーラビリティを1つのビットストリームで提供できる．本稿では，時間スケーラビリティを実現する階層Bピクチャに着目し，動きの激しさによって符号化効率の良いGOPサイズが異なることを示し，適応的なGOPサイズ選択手法を提案した．また，シーンチェンジにおける符号化効率損失の対応策も提案した．シミュレーションより，本手法が符号化効率改善に有効であることを示した．

電子情報通信学会 回路とシステム軽井沢ワークショップ

電子情報通信学会 回路とシステム軽井沢ワークショップ


MPEG-2/H.264トランスコーダにおける低演算量動き探索手法

MPEG-2/H.264トランスコーダにおける低演算量動き探索手法

本稿では，MPEG-2/H.264トランスコーダの動き探索の演算量削減手法を提案する．まず，ビットストリームを復号する際に得られるSAD値を用い，適応的にH.264/AVCにおける符号化ブロックサイズを決定する手法を提案した．さらに，ビットストリームより得られる動きベクトルを用い，探索範囲の適応的縮小手法を提案した．シミュレーション結果より，約70∼90%の動き探索の演算量削減が達成できた．

電子情報通信学会 回路とシステム軽井沢ワークショップ

電子情報通信学会 回路とシステム軽井沢ワークショップ


重畳通話時に安定動作する適応エコーキャンセラ

重畳通話時に安定動作する適応エコーキャンセラ

長距離電話やテレビ会議システム等では，自分の声がネットワーク回線を経由して自分のスピーカーに洩れる残存エコーが問題となっている．エコー打消アルゴリズムは，学習同定法などで疑似エコーを作成し，会話信号から減算して残存エコーを打ち消す手法が一般的であるが，重畳通話時には効果が薄れる問題がある．本論文では，この問題点の解消方法を提案し，実験結果より本手法の有効性を検証した．

電子情報通信学会 回路とシステム軽井沢ワークショップ

電子情報通信学会 回路とシステム軽井沢ワークショップ


A Genetic Approach for Maximum Independent Set Problems

Genetic algorithms have been shown to be very useful in a variety of search and optimization problems. In this paper we present a genetic algorithm for maximum independent set problem. We adopt a permutation encoding with a greedy decoding to solve the problem. The DIMACS benchmark graphs are used to test our algorithm. For most graphs solutions found by our algorithm are optimal, and there are also a few exceptions that solutions found by the algorithm are almost as large as maximum clique sizes. We also compare our algorithm with a hybrid genetic algorithm, called GMCA, and one of the best existing maximum clique algorithms, called CBH. The experimental results show that our algorithm outperformed two of the best approaches by GMCA and CBH in final solutions.

訳: 生物の進化を模擬した遺伝的アルゴリズムが提案され，最適化問題への適用が報告されている．本論文は，遺伝的アルゴリズムを用いて，グラフの最大独立集合を求める手法を提案した．最大独立集合問題とは，どの2節点間にも枝が存在しない最大節点集合を見つける問題であり，工学的な最適化問題の多くが帰着できる．実験結果より，従来のヒューリスティック手法より良い解が求められ，本手法の有効性を示した．

電子情報通信学会 回路とシステム軽井沢ワークショップ

電子情報通信学会 回路とシステム軽井沢ワークショップ


Restrictive Channel Routing with Hybrid Genetic Algorithms

Genetic algorithms have been shown to be very useful in a variety of search and optimization problems, however, until now, there has been little attempt to apply genetic algorithms to channel routing problem. In this paper, we present a hybrid genetic algorithm and identify the key points which are essential to successfully applying genetic algorithms to channel routing problem. We also indicate how integrating heuristic information related to the problem under consideration helps in convergence on final solutions and illustrate the validity of our approach by providing experimental results obtained for the benchmark tests, compared with the optimal solutions.

訳: 生物の進化を説明する自然淘汰論を模擬した手法である遺伝的アルゴリズムが提案され，最適化問題への適用が報告されている．本論文は，その遺伝的アルゴリズムを用いてLSI内部の配線問題として重要なチャネル配線問題を解く手法を提案した．そして，1つの解に幾つかの個体が対応するようなコーディングを用い，交叉確率や突然変異確率の変化に対する計算機実験を通して，本手法の有効性を示した．

電子情報通信学会 回路とシステム軽井沢ワークショップ

電子情報通信学会 回路とシステム軽井沢ワークショップ


分散処理型多層VLSI配線システム

分散処理型多層VLSI配線システム

LSIを設計する際，設計された機能モジュールの配置・配線を決定するレイアウト設計が重要な問題となる．本論文は，配置された機能モジュール間を設計通り配線するための概略配線の手法，詳細配線の手法，複数の計算機を接続して構成されるネットワーク環境において実現できる分散処理型の配線システムの構築方法を提案した．そして，多層LSIデータに対する幾つかの実験結果を通して，本手法の有効性を示した．

電子情報通信学会 回路とシステム軽井沢ワークショップ

電子情報通信学会 回路とシステム軽井沢ワークショップ


ニューラルネットワークを用いた階層的モジュール配置手法

ニューラルネットワークを用いた階層的モジュール配置手法

生物の神経系ダイナミクスを模倣したニューラルネットワークが提案され，最適化問題への適用が発表されている．本論文は，ニューラルネットワークをLSI内部のモジュールの配置問題に適用する方法として，モジュールの4分割問題を解く方法を提案し，それを階層的に適用することにより，全てのモジュールの配置を決定する手法を提案した．計算機実験より，得られた解の良さ等から本手法の有効性を示した．

電子情報通信学会 回路とシステム軽井沢ワークショップ

電子情報通信学会 回路とシステム軽井沢ワークショップ


ニューラルネットワークを用いたチャネル配線問題の一解法

ニューラルネットワークを用いたチャネル配線問題の一解法

神経回路網を模倣したニューラルネットワークによる情報処理が注目され，組合せ最適化問題にも適用できるとの興味深い研究が関心を集めている．そこで，ニューラルネットワークのHopfieldモデルをチャネル配線問題に適用した．チャネル配線問題はLSI内部の配線を定める際に使用される．本論文では，適用方法と計算機実験を示し，有効な解法となりうることを示した．

電子情報通信学会 回路とシステム軽井沢ワークショップ

電子情報通信学会 回路とシステム軽井沢ワークショップ


Saliency-Detection-Based Quantization Parameter Setting Method for HEVC

注目領域検出を用いた符号化アルゴリズムに関する研究

H.265/HEVCは前動画像符号化規格のH.264/AVCと比較して，約2倍の圧縮性能を有する．しかし，今後は4K/8Kのような超高精細映像が普及することから，さらなる符号化効率の改善が期待される．本研究では，HEVCのさらなる符号化効率向上のために，注目領域検出手法を組み合わせることで，主観評価に影響を与えない映像品質を実現し，符号化量(Bit-rate)を平均11%削減した．

IEEJ Transactions on Electronics, Information and Systems

電気学会論文誌C (電子，情報，システム部門誌)


Fast Coding Unit Size Decision Based on Probabilistic Graphical Model in High Efficiency Video Coding Inter Prediction

本論文は，HEVCの画面内符号化における確率モデルを用いた高速CUサイズ決定アルゴリズムを提案した．提案手法は，Markov Random Fields(MRF)モデルを用いてCBF情報を用いた分割/統合決定アルゴリズムであり，参照ソフトウェアHM12.0に実装しシミュレーションした結果，従来手法に比べ画質の劣化がほとんどなく，平均53%以上の高速処理を実現した．

IEICE Transactions on Information and Systems


Fast Inter-layer Motion Estimation for Spatial Scalability of H.264/SVC

In this paper, we propose an improved low complexity algorithm for spatial scalability of H.264/SVC on the basis of the motions in the sequences. First, verification is performed to confirm the redundancy of the previous motion estimation process of H.264/SVC. Then, based on the evaluation results we propose an improved algorithm for our previous work that only focuses on the complexity reduction of enhancement layer. The proposed algorithm can decrease the computation complexity of the enhancement layer using the inter layer motion prediction. The simulation results show that the proposed algorithm can achieve over 95% computation complexity reduction comparing to the original JSVM algorithm.

訳: 本論文は，H.264/SVCインターレイヤ予測に演算量削減アルゴリズムを提案している．様々な検証結果よりエンハンスメントレイヤ演算量削減の効果が大きいため，先行研究の演算量削減手法を改良し，さらにベースレイヤの演算量削減手法も提案した．参照ソフトウェアJSVMに実装しシミュレーションした結果，従来手法に比べ，符号化効率にほとんど影響なく，演算量を95%削減できた．


Complexity Reduction Algorithm for Enhancement Layer of H.264/SVC

The inter-layer prediction of H.264/SVC can help to improve the coding efficiency as well as the computation complexity. Proposed algorithm focuses on the reduction of the candidate modes by making use of the correlations of the encoding cost between the base layer and enhancement layers. For macroblock with collocated macroblock coded by INTRA or INTER type, two algorithms are proposed, respectively. Both algorithms efficiently decrease the redundant candidate modes by estimating from the base layer coding information. The experiment results show that proposed algorithm can significantly reduce redundant computation complexity with almost no coding efficiency loss.

訳: 本論文は，H.264/SVCインターレイヤ予測のモード選択手法を提案している．提案手法は，符号化コストの相関性を利用して予測用候補モードを削減し，演算量削減を図った．イントラモードとインターモードの候補モードに対し，新たなアルゴリズムを提案し，その組み合わせで演算量削減を実現した．参照ソフトウェアに実装しシミュレーションした結果，符号化効率にほとんど影響なく，大幅な演算量が削減できた．


Efficient Deblocking Filter Architecture for High-Resolution Applications of H.264/AVC

This paper presents an efficient deblocking-filter architecture for high-resolution applications of H.264/AVC. In this work, we try to reduce the redundant filtering process in the case of high-resolution applications with low quantization parameter (QP). We early terminate filtering process to cut down power consumption by detecting the case when all the boundary strength (BS) of 4×4 blocks for one macroblock are zero. An efficient architecture that can realize these two proposals is also proposed. Simulation results show that there is a maximum 90% reduction in the filtering calculations and 87% of BS calculation. Low power implementation can be realized with the proposed architecture.

訳: 本論文は，高解像度H.264/AVCのデブロッキングフィルタの高速アーキテクチャを提案している．提案手法は，フィルタリング処理のサイクル数を削減し，全体の消費電力の削減を目標とした．BS処理に冗長があるため，BS処理の必要性をあらかじめ計算し，BS処理のサイクル数を削減した．提案手法を実装しシミュレーションした結果，最大90%のフィルタ処理削減と87%のBS処理サイクル数削減を実現した．


Low Complexity Mode Selection Method for Hierarchical B-picture of H.264/SVC

In this paper, a novel mode selection method for hierarchical B-picture of H.264/SVC is proposed. Observing the correlation in multi-layer structures, we find that the mode selection process has much redundancy. In particular, the redundant modes have essential relation with the encoding layers. On the basis of this feature, we propose a novel mode selection method that can significantly reduce the redundant candidate modes. Simulation results show that the proposed method can achieve high computation complexity with very slight PSNR loss.

訳: 本論文は，H.264/SVCの階層的Bピクチャのモード選択手法を提案している．提案手法は，各階層間のモードの相関関係を利用し，符号化モードの削減を実現した．特に，各階層において冗長な符号化モードを分析し，冗長性を削減した．これらの特徴を利用し，新たなモード選択アルゴリズムを提案した．参照ソフトウェアに実装しシミュレーションした結果，符号化効率にほとんど影響なく，大幅に演算量を削減できた．


Fast Frame Memory Access Method for H.264/AVC

This paper presents an efficient memory access interface architecture for H.264/AVC encoder. In the implementation of H.264/AVC encoder, the bandwidth compression of frame memory becomes a challenging issue due to some bandwidth intensive coding tools. In this work, by analyzing the memory access patterns of each coding function module of H.264/AVC, an efficient memory access method for the Direct Memory Access (DMA) module is proposed. The proposed method carefully designed an efficient memory mapping method to decrease the memory response delay. Simulation results show that over 50% memory access cycles can be saved by the proposed method.

訳: 本論文は，H.264/AVC 符号器を実装する際に外部メモリへの帯域幅を削減するために効率的なメモリインターフェイスアーキテクチャを提案している．動き探索，デブロッキングフィルタ，イントラ予測などの機能モジュールのメモリ探索パターンを分析し，その特徴に適したメモリインターフェイスアーキテクチャを提案した．シミュレーション結果より，従来手法に比べ50%のメモリアクセス量を削減できた．


Reference Frame Data Compression Method for H.264/AVC

In this paper, a novel frame memory compression method for the H.264/AVC is proposed. Proposed method introduce DAP (Differential of Adjacent Pixel) and Huffman coding to the original image data between the frame memory interface and the image coding process. Simulation results shows that this method can achieve not only a stable compression rate but also realize a lossless compression which cause no additional information loss to the coding process. Furthermore, the proposed method is hardware-friendly and no further delay during the memory access period. The proposed method is realized using only 7,000 gates.

訳: 本論文は，外部メモリへの帯域幅を削減するためのデータ圧縮技術を提案する．提案手法はまず転送するブロックデータのDAP (Differential of Adjacent Pixel) を計算し，次にハーフマン符号化を行う．参照ソフトウェアに実装しシミュレーションした結果，提案手法は安定した圧縮率を実現するとともに，無損失な圧縮を実現した．また，提案手法はハードウェア実装に向き，わずか7,000ゲートで実現できた．


最大独立集合問題の遺伝的解法の改良

最大独立集合問題の遺伝的解法の改良

生物の進化を模擬した遺伝的アルゴリズムが提案され，最適化問題への適用が報告されている．本論文は，遺伝的アルゴリズムを用いて，グラフの最大独立集合を求める手法を提案している．最大独立集合問題とは，どの2節点間にも枝が存在しない最大節点集合を見つける問題であり，工学的な最適化問題の多くが帰着できる．本論文では先の論文の手法を改良し，より良い解が求められることを示した．

The Transactions of the Institute of Electronics, Information and Communication Engineers A

電子情報通信学会論文誌(A)


遺伝的アルゴリズムを用いたモジュール配置手法

遺伝的アルゴリズムを用いたモジュール配置手法

生物の進化を説明する自然淘汰論を模擬した手法である遺伝的アルゴリズムが提案され，最適化問題への適用が報告されている．本論文は，その遺伝的アルゴリズムを用いてLSI内部のモジュールの配置問題を解く手法を提案している．モジュールをスロットに配置する問題を解く手法を提案し，計算機実験を通して本手法の有効性を示した．

電子情報通信学会論文誌(A)


遺伝的アルゴリズムを用いたチャネル配線の試み

遺伝的アルゴリズムを用いたチャネル配線の試み

生物の進化を説明する自然淘汰論を模擬した手法である遺伝的アルゴリズムが提案され，最適化問題への適用が報告されている．本論文は，遺伝的アルゴリズムを用いてLSI内部の配線問題として重要なチャネル配線問題を解く手法を提案している．そして，個体数や進化の世代数の変化，また，交叉確率や突然変異確率の変化に対する計算機実験を通して，本手法の有効性を示した．

電子情報通信学会論文誌(A)


ニューラルネットワークによるチャネル配線

ニューラルネットワークによるチャネル配線

生物の神経系のダイナミクスを模倣したニューラルネットワークが提案され，最適化問題への適用が発表されている．本論文は，そのニューラルネットワークをLSI内部の配線手法であるチャネル配線に適用し，チャネル配線問題の解をニューラルネットワークにより得るための制約や目的関数をどのように定義すればよいかを示し，計算機シミュレーションを通して本手法の有効性を示した．

電子情報通信学会論文誌(A)