検索:
(researchmapへのインポート用ファイル) [PDF解説] [researchmapへの自動反映について]

研究活動

専門分野

○ 電子回路工学 (Electronic Circuit Engineering)

研究テーマ

○ 高速演算回路, 論理回路の設計と検査 (論理回路 (logic circuit), 設計·検査 (design and test))

著書・論文

著書:

1. 石黒 美種, 仁田 工吉, 赤松 則男, 生田 信晧, 伊坂 勝生, 牛田 明夫, 川上 博, 木内 陽介, 小林 邦博, 島田 良作, 鈴木 茂行, 為貞 建臣, 森 一郎, 福井 萬壽夫, 横井 良秀 :
電気·電子工学実験(electrical and eiectronic experiments,in japanese),
産業図書, 東京, 1974年4月.

学術論文(審査論文):

1. 月本 功, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
ばらつきを有するICで構成したTTL回路の電源電流による統計的断線故障検出法,
エレクトロニクス実装学会誌, Vol.8, No.3, 199-207, 2005年.
(DOI: 10.5104/jiep.8.199,   CiNii: 1520853834658646016)
2. Masaki Hashizume, Teruyoshi Matsushima, Takashi Shimamoto, Hiroyuki Yotsuyanagi, Takeomi Tamesada and Akio Sakamoto :
Genetic State Reduction Method of Incompletely Specified Machines,
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E87-A, No.6, 1555-1563, 2004.
(CiNii: 1574231877208281344,   Elsevier: Scopus)
3. Masao Takagi, Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Lead Open Detection Based on Supply Current of CMOS LSIs,
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E87-A, No.6, 1330-1337, 2004.
(CiNii: 1572261552371298560,   Elsevier: Scopus)
4. Hiroyuki Yotsuyanagi, Masaki Hashizume and Takeomi Tamesada :
Test Sequence Generation for Test Time Reduction of IDDQ Testing,
IEICE Transactions on Information and Systems, Vol.E87-D, No.3, 537-543, 2004.
(CiNii: 1570009752557232384,   Elsevier: Scopus)
5. Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Identification and Frequency Estimation of Feedback Bridging Faults Generating Logical Oscillation in CMOS Circuits,
IEICE Transactions on Information and Systems, Vol.E87-D, No.3, 571-579, 2004.
(CiNii: 1571980077394203904,   Elsevier: Scopus)
6. Hiroyuki Yotsuyanagi, Taisuke Iwakiri, Masaki Hashizume and Takeomi Tamesada :
Test Pattern Generation for CMOS Open Defect Detection by Supply Current Testing under AC Electric Field,
IEICE Transactions on Information and Systems, Vol.E86-D, No.12, 2666-2673, 2003.
(CiNii: 1573668927254908928,   Elsevier: Scopus)
7. 橋爪 正樹, 田坂 英司, 四柳 浩之, 為貞 建臣, 茅原 敏広, 森田 郁朗, 大家 隆弘 :
CMOSマイクロコンピュータ回路の電源電流によるブリッジ故障検出法,
エレクトロニクス実装学会誌, Vol.6, No.7, 564-572, 2003年.
(DOI: 10.5104/jiep.6.564,   CiNii: 1520290884709986560)
8. 一宮 正博, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
CMOS論理回路の発振を生じるICピン短絡故障検出回路,
電子情報通信学会論文誌(D-I), Vol.J86-D-I, No.6, 402-411, 2003年.
(CiNii: 1520572357417353088)
9. 一宮 正博, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
CMOS論理ICの交流電界印加時の電源電流測定によるピン浮き検出法,
エレクトロニクス実装学会誌, Vol.6, No.2, 140-146, 2003年.
(DOI: 10.5104/jiep.6.140,   CiNii: 1520853834658559360)
10. Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
CMOS Open Defect Detection by Supply Current Measurement under Time-Variable Electric Field Supply,
IEICE Transactions on Information and Systems, Vol.E85-D, No.10, 1542-1550, 2002.
(CiNii: 1574231876981112832,   Elsevier: Scopus)
11. Masaki Hashizume, Hiroshi Hoshika, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Testable Static CMOS PLA for IDDQ Testing,
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E84-A, No.6, 1488-1495, 2001.
(CiNii: 1571135652357071360,   Elsevier: Scopus)
12. 橋爪 正樹, 為貞 建臣, 小山 健, A.J. van de Goor :
CMOS SRAM ICの書き込み時静的電源電流による論理故障検出法,
電子情報通信学会論文誌(D-I), Vol.J82-D-I, No.7, 906-915, 1999年.
13. 口井 敏匡, 橋爪 正樹, 為貞 建臣 :
プリント回路板上のTTL組み合わせ回路の電源電流による断線故障検出法,
エレクトロニクス実装学会誌, Vol.1, No.4, 284-293, 1998年.
14. Masaki Hashizume, Takeomi Tamesada, Takashi Shimamoto and Akio Sakamoto :
Heuristic State Reduction Methods of Incompletely Specified Machines Preceding to Satisfy Covering Condition,
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E81-A, No.6, 1045-1054, 1998.
15. 橋爪 正樹, 矢野 武志, 口井 敏匡, 為貞 建臣 :
電流テストによるバイポーラ組合せ論理回路のブリッジ故障検出のための検査容易化設計法,
電子情報通信学会論文誌(D-I), Vol.J79-I, No.12, 1092-1104, 1996年.
16. Masaki Hashizume, Y. Iwata and Takeomi Tamesada :
Performance Evaluation for Fault Detection of Analog Electronic Circuits,
Fuzzy Logic and Its Applications to Engineering, 255-264, 1995.
17. Masaki Hashizume, Takeomi Tamesada and Koji Nii :
Fuzzy Multiobjective Satisficing Programming Utilizing Expertise Knowledge,
Fuzzy Optimization Recent Advances, 220-233, 1994.
18. 橋爪 正樹, 為貞 建臣, 新居 浩二 :
下限満足度制約をもつファジィ多目的計画問題の近似的満足解導出法,
電子情報通信学会論文誌(D), Vol.J74-D-I, No.2, 109-116, 1991年.
19. 橋爪 正樹, 為貞 建臣, 新居 浩二 :
凸ファジー決定によるアナログ回路の回路定数最適化法,
電子情報通信学会論文誌(D), Vol.J73-A, No.8, 1350-1358, 1990年.
20. 橋爪 正樹, 為貞 建臣 :
TTL組合せ論理回路の電源電流による故障検出法,
電子情報通信学会論文誌(D), Vol.J73-D-I, No.7, 621-629, 1990年.
21. 橋爪 正樹, 桝田 真喜夫, 山田 和浩, 為貞 建臣 :
自己回帰モデルを用いた電源電流波形による論理回路の故障診断法,
電子情報通信学会論文誌(D), Vol.J71-D, No.9, 1804-1814, 1988年.
22. 為貞 建臣 :
最小冗長P進表現を用いた高速除算,
電子情報通信学会論文誌(D), Vol.J71-D, No.6, 957-965, 1988年.
23. 為貞 建臣 :
必要最小冗長P進表現を用いた高速複数オペランド加減算,
電子情報通信学会論文誌(D), Vol.J71-D, No.4, 626-635, 1988年.
24. 為貞 建臣 :
最小冗長P進表現を用いた高速乗算,
電子情報通信学会論文誌(D), Vol.J71-D, No.1, 44-51, 1988年.
25. 為貞 建臣 :
最小冗長P進表現を用いた高速加減算,
電子情報通信学会論文誌(D), Vol.J70-D, No.10, 1853-1858, 1987年.
26. 橋爪 正樹, 山本 博資, 為貞 建臣, 埴渕 敏明 :
内容検索メモリを用いた検索システムの速度性能の評価,
電子情報通信学会論文誌(D), Vol.J70-D, No.9, 1709-1717, 1987年.
27. 為貞 建臣 :
無安定マルチバイブレータの再生転移に関する基礎解析,
電子情報通信学会論文誌(D), Vol.J69-D, No.2, 248-258, 1986年.
28. 為貞 建臣, 山本 博資 :
TTL-NANDゲートを用いた無安定マルチバイブレータの動作モード解析,
電子情報通信学会論文誌(D), Vol.J65-D, No.2, 218-225, 1982年.
29. Takeomi Tamesada :
Sequential Machines having Quasi-Stable States and Their State Reduction,
Transactions of the IEICE of Japan, Vol.E-64, No.3, 147-154, 1981.
30. Takeomi Tamesada :
Sequential Machines having Quasi-Stable States,
Transactions on Computers, Vol.C-29, No.5, 405-408, 1980.
31. 木下 敏治, 原田 尚文, 為貞 建臣, 稲井 義正, 榊原 久司 :
電動義手の柔らかい協調動作制御の一方式,
バイオメカニズム, Vol.2, No.2, 121-130, 1978年.
32. 為貞 建臣, 原田 尚文, 島田 良作 :
3個のNAND/NOR回路を基本回路とする3相マルチバイブレータ,
電子情報通信学会論文誌(D), Vol.59-D, No.9, 605-612, 1976年.
33. 為貞 建臣, 原田 尚文, 島田 良作 :
準安定状態をもつ順序回路の合成,
電子情報通信学会論文誌(D), Vol.59-D, No.4, 276-283, 1976年.
34. 為貞 建臣, 原田 尚文, 島田 良作 :
準安定状態をもつ順序論理回路とその論理解析,
電子情報通信学会論文誌(D), Vol.59-D, No.2, 69-76, 1976年.
35. 島田 良作, 為貞 建臣 :
RS形双安定回路の転移条件と臨界トリガ·パルス,
電子情報通信学会英文論文誌(C), Vol.52, No.4, 226-232, 1969年.

学術論文(紀要・その他):

1. 木下 敏治, 為貞 建臣, 高木 正夫, 高橋 直樹, 垂水 靖志 :
近似制御式を用いた肩義手の顔面方位制御システム,
詫間電波工業高等専門学校研究紀要, No.17, 59-72, 1989年.
2. 為貞 建臣, 一宮 正博 :
ECLゲートを用いた無安定マルチバイブレータの特性,
徳島大学工学部研究報告, No.34, 45-55, 1989年.
3. 木下 敏治, 高木 正夫, 為貞 建臣, 顧 蘭明, 倉本 雅史 :
X-Y-Z座標変換制御アルゴリズムを用いた肩義手の上体方位制御システム,
詫間電波工業高等専門学校研究紀要, No.16, 61-75, 1988年.
4. 長岡 暁, 細川 義夫, 木下 敏治, 原田 尚文, 為貞 建臣 :
電動義手の視点制御方式の改良に関する研究,
徳島大学工学部研究報告, No.24, 77-86, 1979年.
5. 山本 友一郎, 榊原 久司, 原田 尚文, 島田 良作, 為貞 建臣 :
表面筋電図と針電極筋電図の比較について,
徳島大学工学部研究報告, No.19, 113-123, 1974年.
6. 西野 豊, 原田 尚文, 島田 良作, 為貞 建臣, 榊原 久司 :
電動義手の協調動作制御回路について,
徳島大学工学部研究報告, No.19, 105-111, 1974年.
7. 原田 尚文, 島田 良作, 為貞 建臣 :
三相マルチバイブレータ(その2),
徳島大学工学部研究報告, Vol.18, No.18, 151-159, 1973年.
(CiNii: 1520853835154277504)
8. 森村 和由, 原田 尚文, 島田 良作, 為貞 建臣 :
学習制御についての一研究,
徳島大学工学部研究報告, Vol.18, No.18, 161-168, 1973年.
(CiNii: 1520572360126873600)
9. 戸倉 信之, 原田 尚文, 島田 良作, 為貞 建臣 :
薄膜磁性線三値記憶装置,
徳島大学工学部研究報告, No.17, 17-20, 1972年.
10. 原田 尚文, 島田 良作, 為貞 建臣 :
三相マルチバイブレータ(その1),
徳島大学工学部研究報告, No.17, 21-32, 1972年.
11. 根来 重泰, 原田 尚文, 島田 良作, 為貞 建臣 :
シミュレーション手法によるサンプル値制御系の最適調整について,
徳島大学工学部研究報告, No.16, 117-122, 1971年.
12. 岸本 明, 原田 尚文, 島田 良作, 為貞 建臣 :
置換と束演算を用いた三値論理回路の設計,
徳島大学工学部研究報告, No.16, 105-115, 1971年.
13. 為貞 建臣, 島田 良作, 原田 尚文 :
トランジスタ双安定MVのトリガに関する研究, --- その2 転移コンデンサのあるセット·リセット形の場合 ---,
徳島大学工学部研究報告, Vol.13, No.13, 57-70, 1968年.
(CiNii: 1520853835125994496)
14. 浜口 幸彦, 原田 尚文, 島田 良作, 為貞 建臣 :
磁気テープにおける短波長記録の解析,
徳島大学工学部研究報告, Vol.12, No.12, 101-107, 1967年.
(CiNii: 1520009410224214144)
15. 岩佐 恭一, 繖 晃一郎, 原田 尚文, 島田 良作, 為貞 建臣 :
三値論理回路の研究,
徳島大学工学部研究報告, Vol.12, No.12, 95-99, 1967年.
(CiNii: 1520572360113815808)
16. 為貞 建臣, 島田 良作, 原田 尚文 :
トランジスタ双安定MVのトリガに関する研究, --- その1 転移コンデンサの無いセット·リセット形の場合 ---,
徳島大学工学部研究報告, No.11, 79-92, 1966年.

学術レター:

1. Hiroyuki Yotsuyanagi, Masaki Hashizume and Takeomi Tamesada :
Sequential Redundancy Removal Using Test Generation and Multiple Strongly Unreachable States,
IEICE Transactions on Information and Systems, Vol.E85-D, No.10, 1605-1608, 2002.
(CiNii: 1573950402004399616,   Elsevier: Scopus)
2. Masaki Hashizume, Tasaka Eiji, Takeomi Tamesada, Kayahara Toshihiro and Yamazoe Tomohisa :
A Practical Functional Test Using Flowchart for Production Testing of Microprocessor Based Sequence Controllers,
Transactions of the IEICE of Japan, Vol.E76-D, No.7, 837-841, 1993.
3. 橋爪 正樹, 為貞 建臣, 山田 和浩 :
TTL組合せ論理回路の故障検出のための電源電流標準パターン候補導出法,
電子情報通信学会論文誌(D-I), Vol.J73-D-I, No.7, 637-640, 1990年.
4. 橋爪 正樹, 山本 博資, 為貞 建臣, 高橋 一磨 :
樹枝状に分割可能な組合せ回路の故障検出入力生成法,
情報処理学会論文誌, Vol.29, No.6, 627-630, 1988年.
5. 為貞 建臣 :
最小冗長P進表現を用いた高速減算,
電子情報通信学会論文誌(D), Vol.J70-D, No.12, 2800-2801, 1987年.
6. 為貞 建臣, 一宮 正博 :
無安定マルチバイブレータの起動回路とその効果,
電子情報通信学会論文誌(D), Vol.J68-D, No.3, 408-409, 1985年.
7. 為貞 建臣, 一宮 正博 :
TTL-NAND無安定マルチバイブレータの出力電圧波形の改善,
電子情報通信学会論文誌(D), Vol.J67-D, No.7, 819-820, 1984年.
8. 為貞 建臣 :
TTL-NANDゲートを用いた出力波形と始動性の良好な無安定マルチバイブレータ,
電子情報通信学会論文誌(D), Vol.J66-D, No.5, 617-618, 1983年.
9. 為貞 建臣 :
3個のTTL-NANDゲートを用いた三相無安定マルチバイブレータ,
電子情報通信学会論文誌(D), Vol.J66-D, No.2, 226-227, 1983年.
10. 為貞 建臣 :
TTL-NANDゲートを用いた単一発振モード無安定マルチバイブレータ,
電子情報通信学会論文誌(D), Vol.J65-D, No.4, 486-487, 1982年.

国際会議:

1. Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Open Lead Detection Based on Supply Current of CMOS Logic Circuits by AC Voltage Signal Application,
Proceedings of ICEP2006, 147-152, Tokyo, Apr. 2006.
2. Tomohiko Nagashima, Hiroyuki Yotsuyanagi, Masaki Hashizume and Takeomi Tamesada :
Test Time Reduction Method for Scan Design with Clock-Control DFT,
Proc. RISP International Workshop on Nonlinear Circuit and Signal Processing, 441-444, Honolulu, Mar. 2006.
3. Masaki Hashizume, Tomomi Nishida, Hiroyuki Yotsuyanagi, Takeomi Tamesada and Yukiya Miura :
Current Testable Design of Resistor String DACs,
The IEEE International Workshop on Electronic Design, Test and Applications, 197-200, Kuala Lumpur, Malaysia, Jan. 2006.
(DOI: 10.1109/DELTA.2006.28)
4. Tomohiko Nagashima, Hiroyuki Yotsuyanagi, Masaki Hashizume and Takeomi Tamesada :
Test Generation for Scan Circuits Using Random Selection of the Operations of Scan Flip-flops,
6th Workshop on RTL and High Level Testing (WRTLT05), 79-83, Harbin, China, Jul. 2005.
5. Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Electric Field for Detecting Open Leads in CMOS Logic Circuits by Supply Current Testing,
Proc. of IEEE International Symposium on Circuits and Systems, 2995-2998, Kobe, May 2005.
(DOI: 10.1109/ISCAS.2005.1465257)
6. Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Vectorless Open Pin Detection Method for CMOS Logic Circuits,
Proc. of International Conference on Electronics Packaging, 391-396, Tokyo, Apr. 2005.
7. Takashi Sakaguchi, Masaki Hashizume, Hiroyuki Yotsuyanagi, Takeomi Tamesada, Tetsuo Tada, Takeshi Koyama, Yasuhiro Miyagawa, Seiji Tanaka and Toshihiro Kayahara :
Fail-Safe Evaluation Method for Boiler Control Circuits by Circuit Simulation,
Proc. RISP International Workshop on Nonlinear Circuit and Signal Processing, 395-398, Honolulu, Mar. 2005.
8. Seiichi Nishimoto, Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Electrical Detection of Pin Shorts by Supply Current of PIC,
Proc. RISP International Workshop on Nonlinear Circuit and Signal Processing, 171-174, Honolulu, Mar. 2005.
9. Masahiro Ichimiya, Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Test Equipment for CMOS Lead Open Detection Based on Supply Current under AC Electric Field Application,
Proc. of the ECWC 10 Conference, P03-5-1-P03-5-5, Anaheim, Feb. 2005.
10. Masaki Hashizume, Daisuke Yoneda, Hiroyuki Yotsuyanagi, Tetsuo Tada, Takeshi Koyama, Ikuro Morita and Takeomi Tamesada :
IDDQ Test Method Based on Wavelet Transformation for Noisy Current Measurement Environment,
Proc. of 13th Asian Test Symposium, 112-117, Kenting, Taiwan, Nov. 2004.
(DOI: 10.1109/ATS.2004.50)
11. Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Test Circuit for CMOS Lead Open Detection by Supply Current Testing under AC Electric Field Application,
Proc. of the 2004 47-th Midwest Symposium on Circuits and Systems, I-557-I-560, Hiroshima, Jul. 2004.
(DOI: 10.1109/MWSCAS.2004.1354051)
12. Takagi Masao, Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi, Tsukimoto Isao and Takeomi Tamesada :
AC Electric Field for Detecting Pin Opens by Supply Current of CMOS ICs,
Proc. of International Conference on Electronics Packaging, 217-222, Tokyo, Apr. 2004.
13. Daisuke Ezaki, Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
A Power Supply Circuit Recycling Charge in Adiabatic Dynamic CMOS Logic Circuits,
Proc. of the second IEEE International Workshop on Electronic Design, Test, and Applications, 306-311, Perth, Australia, Jan. 2004.
(DOI: 10.1109/DELTA.2004.10022)
14. Isao Tsukimoto, Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Practical Fault Coverage of Supply Current Tests for Bipolar ICs,
Proc. of the second IEEE International Workshop on Electronic Design, Test, and Applications, 189-194, Perth, Australia, Jan. 2004.
(DOI: 10.1109/DELTA.2004.10035)
15. Masaki Hashizume, Tetsuo Akita, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
CMOS Open Fault Detection by Appearance Time of Switching Supply Current,
Proc. of the second IEEE International Workshop on Electronic Design, Test, and Applications, 183-188, Perth, Australia, Jan. 2004.
(DOI: 10.1109/DELTA.2004.10036)
16. Masaki Hashizume, Teppei Takeda, Hiroyuki Yotsuyanagi, Takeomi Tamesada, Yukiya Miura and Kozo Kinoshita :
A BIST Circuit for IDDQ Tests,
Proc. of Twelfth Asian Test Symposium, 390-395, Xi'an, Nov. 2003.
(DOI: 10.1109/ATS.2003.1250843)
17. Masaki Hashizume, Makoto Kawajiri, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Testability of Supply Current Test in an AGC Circuit,
Proc. of 2003 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.2, 836-839, Kang-Won Do, Korea, Jul. 2003.
18. Takagi Masao, Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Testability of Pin Open in Small Outline Package ICs by Supply Current Test,
Proc. of the 2003 International Technical Conference on Circuits/Systems, Computers and Communications, 832-835, Kang-Won Do, Korea, Jul. 2003.
19. Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Electric Field Application Method Effective for Pin Open Detection Based on Supply Current in CMOS Logic Circuits,
Proc. of International Conference on Electronics Packaging, 75-80, Tokyo, Apr. 2003.
20. Masaki Hashizume, Teruyoshi Matsushima, Takashi Shimamoto, Hiroyuki Yotsuyanagi, Takeomi Tamesada and Akio Sakamoto :
Simplification of Incompletely Specified Machine Based on Genetic Algorithm Implementing Dormant Mechanism,
3rd Workshop on RTL and High Level Testing (WRTLT02), 74-78, Guam, USA, Nov. 2002.
21. Hiroyuki Yotsuyanagi, Masaki Hashizume and Takeomi Tamesada :
Test Time Reduction for IDDQ Testing by Arranging Test Vectors,
Proc. of Eleventh Asian Test Symposium, 423-428, Guam, USA, Nov. 2002.
(DOI: 10.1109/ATS.2002.1181748)
22. Masaki Hashizume, Nobuyuki Inou, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Oscillation Frequency Estimation for Detecting Feedback Bridging Faults,
Proc. of 2002International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 1980-1983, Phuket, Thailand, Jul. 2002.
23. Isao Tsukimoto, Masaki Hashizume, Yukiko Mushiaki, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Testability of Current Testing for Open Faults Undetected by Functional Testing in TTL Combinational Circuits,
Proc. of 2002International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 1972-1975, Phuket, Thailand, Jul. 2002.
24. Masaki Hashizume, Tasaka Eiji, Masahiro Ichimiya, Hiroyuki Yotsuyanagi, Takeomi Tamesada and Toshihiro Kayahara :
Power-off Vectorless Test Method for Pin Opens in CMOS Logic Circuits,
Proc. of International Conference on Electronics Packaging, 416-420, Tokyo, Apr. 2002.
25. Masaki Hashizume, Masashi Sato, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Power Supply Circuit for High Speed Operation of Adiabatic Dynamic CMOS Logic Circuits,
Proc. of the IEEE International Workshop on Electronic Design, Test, and Applications, 459-461, Christchurch, New Zealand, Jan. 2002.
(DOI: 10.1109/DELTA.2002.994673)
26. Hiroyuki Yotsuyanagi, Masaki Hashizume, Taisuke Iwakiri, Masahiro Ichimiya and Takeomi Tamesada :
Random Pattern Testability of the Open Defect Detection Method using Application of Time-variable Electric Field,
Proc. of the IEEE International Workshop on Electronic Design, Test, and Applications, 387-391, Christchurch, New Zealand, Jan. 2002.
(DOI: 10.1109/DELTA.2002.994656)
27. Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
CMOS Open Defect Detection Based on Supply Current in Time-variable Electric Field and Supply Voltage Application,
Proc. of Tenth Asian Test Symposium, 117-122, Kyoto, Nov. 2001.
(DOI: 10.1109/ATS.2001.990269)
28. Hiroyuki Yotsuyanagi, Shinsuke Hata, Masaki Hashizume and Takeomi Tamesada :
Sequential Redundancy Removal Using Test Generation and Multiple Unreachable States,
Proc. of Tenth Asian Test Symposium, 23-28, Kyoto, Nov. 2001.
(DOI: 10.1109/ATS.2001.990253)
29. Hiroyuki Yotsuyanagi, Masaki Hashizume, Taisuke Iwakiri, Masahiro Ichimiya and Takeomi Tamesada :
Test Pattern for Supply Current Test of Open Defects by Applying Time-variable Electric Field,
Proc. of the IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 287-295, San Francisco, Oct. 2001.
(DOI: 10.1109/DFTVS.2001.966781,   Elsevier: Scopus)
30. Teppei Takeda, Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
A High Speed IDDQ Sensor Circuit,
Proc. of 2001 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.2, 438-441, Tokushima, Jul. 2001.
31. Masaki Hashizume, Eiji Tasaka, Hiroyuki Yotsuyanagi, Takeomi Tamesada and Toshihiro Kayahara :
Fault Simulator for Test Program Generation in Supply Current Tests of Microprocessor Based Boiler Control Circuits,
Proc. of 2001 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 446-449, Tokushima, Jul. 2001.
32. Akihiro Tsuji, Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Pin Open Detection Method Based on Supply Current in Time-variable Magnetic Field,
Proc. of 2001 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 438-441, Tokushima, Jul. 2001.
33. Masaki Hashizume, Akihiro Tsuji, Masahiro Ichimiya, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Supply Current Test for Pin Opens in CMOS Logic Circuits,
Proc. of International Conference on Electronics Packaging, 363-368, Tokyo, Apr. 2001.
34. Masaki Hashizume, Masahiro Ichimiya, Hiroshi Hoshika, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
CMOS Open Defect Detection by Supply Current Test,
Proc. of Design, Automation and Test in Europe Conference 2001, 509-513, Munich, Mar. 2001.
(DOI: 10.1109/DATE.2001.915071)
35. Masaki Hashizume, Hiroyuki Yotsuyanagi, Masahiro Ichimiya, Takeomi Tamesada and Masashi Takeda :
High Speed IDDQ Test and Its Testability for Process Variation,
IEEE Asian Test Symposium, 344-349, TAIPEI TAIWAN, Dec. 2000.
(DOI: 10.1109/ATS.2000.893647,   Elsevier: Scopus)
36. Masaki Hashizume, Hiroyuki Yotsuyanagi, Takeomi Tamesada and Masashi Takeda :
Testability Analysis of IDDQ Testing with Large Threshold Value,
IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 367-375, Yamanashi Japan, Oct. 2000.
(DOI: 10.1109/DFTVS.2000.887177,   Elsevier: Scopus)
37. Masashi Sato, Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Power Supply Circuits with Small Size for Adiabatic Dynamic CMOS Logic Circuits,
Proc. of 2000 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 179-182, Busan, Jul. 2000.
38. Yukiko Mushiaki, Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Practical Fault Coverage of Supply Current Testing for Open Fault in TTL Combinational Circuits,
Proc. of 2000 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 383-386, Busan, Jul. 2000.
39. Takahiro Ohnishi, Hiroyuki Yotsuyanagi, Masaki Hashizume and Takeomi Tamesada :
A Test Input Sequence for Test Time Reduction of IDDQ Testing,
Proc. of 2000 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 367-370, Busan, Jul. 2000.
40. Hiroshi Hoshika, Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
IDDQ Testable Design of Static CMOS PLAs with Low Power Consumption,
Proc. of 2000 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 351-354, Busan, Jul. 2000.
41. Sou Yamamoto, Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Oscillation Frequency Estimation of Feedback Bridging Faults for Test Circuit Design,
Proc. of 2000 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 343-346, Busan, Jul. 2000.
42. Hiroyuki Yotsuyanagi, Masaki Hashizume and Takeomi Tamesada :
Synthesis for Testability by Adding Transitions of Undefined States to State Transition Tables,
Proc. of 2000 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 355-358, Busan, Jul. 2000.
43. Masaki Hashizume, Hiroshi Hoshika, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
IDDQ Testable Design of Static CMOS PLAs,
IEEE International Workshop on Defect Based Testing, 70-75, Montreal, Apr. 2000.
(DOI: 10.1109/DBT.2000.843693)
44. Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Identification of Feedback Bridging Faults with Oscillation,
IEEE Eighth Asian Test Symposium, 25-30, Shanghai, Nov. 1999.
(DOI: 10.1109/ATS.1999.810725)
45. Masaki Hashizume, Hiroyuki Yotsuyanagi, Takeomi Tamesada, Eiji Tasaka and Toshihiro Kayahara :
Supply Current testing for Bridging Faults in Microprocessor Based Sequence Control Circuits,
Proc. of Electronic Circuits World Convention 8, 31-37, Tokyo, Sep. 1999.
46. Masaki Hashizume, Masashi Sato, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Power Supply Circuit for Adiabatic Dynamic CMOS Logic Circuits,
Proc. of 1999 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.1, 162-165, Niigata, Jul. 1999.
47. Teruyoshi Matsushima, Masaki Hashizume, Takeomi Tamesada, Takashi Shimamoto and Akio Sakamoto :
State Reduction of Incompletely Specified Machines based on Genetic Approach,
The 1999 International Technical Conference on Circuits/Systems, Computers and Communications, 888-891, Sado Island, Niigata, Jul. 1999.
48. Masaki Hashizume, Yukiya Miura, Masahiro Ichimiya, Takeomi Tamesada and Kozo Kinoshita :
A High Speed IDDQ Sensor for Low Voltage ICs,
IEEE Seventh Asian Test Symposium, 327-331, Singapore, Dec. 1998.
49. Toshimasa Kuchii, Masaki Hashizume and Takeomi Tamesada :
Test Input Generation for Supply Current Testing of Bridging Faults in Bipolar Combinational Logic Circuits,
Proc. of the IEEE International Workshop on IDDQ Testing, 14-18, San Jose, Nov. 1998.
50. Masaki Hashizume, Takeomi Tamesada, Takeshi Koyama and Goor de A.J.van :
CMOS SRAM Functional Test with Quiescent Write Supply Current,
Proc. of the IEEE International Workshop on IDDQ Testing, 4-8, San Jose, Nov. 1998.
51. Toshihiro Sezaki, Masaki Hashizume, Takeomi Tamesada and Ikuro Morita :
Supply Current Measurement Circuit for Bridging Fault Detection in Microprocessor Based Circuit,
Proceedings of ITC-CSCC'97 International Technical Conference on Circuits Systems, Computers and Comunications, 935-938, Okinawa, Jul. 1997.
52. Masaki Hashizume, Takeomi Tamesada, Takashi Shimamoto and Akio Sakamoto :
Genetic Approaches to State Reduction of Incompletely Specified Machines,
The 1997 International Technical Conference on Circuits/Systems, Computers and Communications, 463-466, Okinawa, Jul. 1997.

国内講演発表:

1. Seiichi Nishimoto, Masaki Hashizume, Hiroyuki Yotsuyanagi and Takeomi Tamesada :
Supply Current Test Program for Pin Short Detection in Z80,
Journal of Shikoku-Section Joint Convention of the Institutes of Electrical and Related Engineers, 383, Sep. 2005.
2. 清水 達也, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
時変電源電圧駆動ダイナミックCMOS加算器の消費電力評価,
電気関係学会四国支部連合大会講演論文集, 132, 2005年9月.
3. 大村 洋, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
隣接信号線の電圧値を考慮する断線故障の検査可能性評価,
電気関係学会四国支部連合大会講演論文集, 130, 2005年9月.
4. 井上 勝己, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
スキャンツリー構成順序回路のCADによる設計,
電気関係学会四国支部連合大会講演論文集, 129, 2005年9月.
5. 坂口 貴司, 橋爪 正樹, 四柳 浩之, 為貞 建臣, 三浦 幸也 :
組み込み型IDDQテスト回路の製造ばらつきの影響,
電気関係学会四国支部連合大会講演論文集, 120, 2005年9月.
6. 飯原 健司, 橋爪 正樹, 多田 哲生, 小山 健, 四柳 浩之, 為貞 建臣 :
ウェーブレット変換を用いたIDDQテスト法の検査能力評価システム,
電気関係学会四国支部連合大会講演論文集, 119, 2005年9月.
7. 高木 正夫, 橋爪 正樹, 月本 功, 一宮 正博, 四柳 浩之, 為貞 建臣 :
交流電界印加時のリード浮き電流テストでのリード浮き発生信号線への出力論理値の影響,
電気関係学会四国支部連合大会講演論文集, 118, 2005年9月.
8. 清水 達也, 江崎 大輔, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
時変電源電圧駆動ダイナミックCMOS時計回路の消費電力評価,
電子情報通信学会ソサイエティ大会講演論文集, 92, 2005年9月.
9. 西本 誠一, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
電源電流によるZ80ピン間ブリッジ故障の実時間テスト,
電子情報通信学会ソサイエティ大会講演論文集, 83, 2005年9月.
10. 坂口 貴司, 橋爪 正樹, 四柳 浩之, 為貞 建臣, 多田 哲生, 小山 健, 宮川 泰寛, 田中 聖二, 茅原 敏広 :
ボイラ制御回路のフェールセーフ性自動評価システム,
電気関係学会四国支部連合大会講演論文集, 117, 2004年9月.
11. 西本 誠一, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
PICの電源電流によるピン間ブリッジ故障検出法,
電気関係学会四国支部連合大会講演論文集, 116, 2004年9月.
12. 秋田 哲男, 橋爪 正樹, 四柳 浩之, 為貞 建臣, 下谷 光生 :
IDDT消滅時間検出回路による伝送ゲートで模擬した断線故障の検出,
電気関係学会四国支部連合大会講演論文集, 115, 2004年9月.
13. 江崎 大輔, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
矩形波電圧源駆動ダイナミックCMOS論理回路の動作速度,
電気関係学会四国支部連合大会講演論文集, 114, 2004年9月.
14. 中屋敷 慎太郎, 一宮 正博, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
ゲートの負荷容量の高速充電による高速IDDQテスト回路の開発,
電気関係学会四国支部連合大会講演論文集, 112, 2004年9月.
15. 西田 智巳, 橋爪 正樹, 一宮 正博, 四柳 浩之, 為貞 建臣, 三浦 幸也 :
抵抗ストリング型DA変換器の電流テストの可能性,
電気関係学会四国支部連合大会講演論文集, 111, 2004年9月.
16. 高木 正夫, 橋爪 正樹, 石井 寛文, 月本 功, 一宮 正博, 四柳 浩之, 為貞 建臣 :
低電源電圧CMOS TQFP ICの交流電界印加時の電流テストによるピン浮き検出,
電気関係学会四国支部連合大会講演論文集, 110, 2004年9月.
17. 月本 功, 高木 正夫, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
TTL IC内の論理値テストによる未検出断線故障に対する電流テストの検査入力生成,
電気関係学会四国支部連合大会講演論文集, 109, 2004年9月.
18. 川尻 誠, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
CCDの故障モデル導出のためのSpiceモデルの開発,
電気関係学会四国支部連合大会講演論文集, 108, 2004年9月.
19. 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
回路構造を基にするスキャンツリー構成法,
電気関係学会四国支部連合大会講演論文集, 156, 2003年10月.
20. 佐野 広和, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
構造分割による状態集合を用いた順序回路のテスト生成,
電気関係学会四国支部連合大会講演論文集, 155, 2003年10月.
21. 江崎 大輔, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
ダイナミックCMOS論理回路のゲートの負荷容量の電荷回収可能な時変電源回路,
電気関係学会四国支部連合大会講演論文集, 139, 2003年10月.
22. 海下 建治, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
低消費電力ダイナミックCMOS論理回路,
電気関係学会四国支部連合大会講演論文集, 138, 2003年10月.
23. 秋田 哲男, 橋爪 正樹, 四柳 浩之, 為貞 建臣, 下谷 光生 :
IDDTによるCMOS IC 内断線故障検査回路,
電気関係学会四国支部連合大会講演論文集, 137, 2003年10月.
24. 橋爪 正樹, 四柳 浩之, 為貞 建臣, 多田 哲生, 小山 健, 宮川 泰寛, 田中 聖二, 茅原 敏広 :
ボイラ制御用遮断弁回路の動作時のフェールセーフ性の評価,
電気関係学会四国支部連合大会講演論文集, 136, 2003年10月.
25. 高木 正夫, 月本 功, 橋爪 正樹, 一宮 正博, 四柳 浩之, 為貞 建臣 :
交流電界印加時の電源電流によるCMOS TQFP ICのピン浮き検出,
電気関係学会四国支部連合大会講演論文集, 134, 2003年10月.
26. 米田 大介, 橋爪 正樹, 多田 哲生, 小山 健, 四柳 浩之, 為貞 建臣 :
ウェーブレット変換を用いたIDDQテストの可能性評価,
電気関係学会四国支部連合大会講演論文集, 133, 2003年10月.
27. 月本 功, 橋爪 正樹, 四柳 浩之, 高木 正夫, 為貞 建臣 :
TTL IC内故障に対する電流テストの現実的故障検出率,
電気関係学会四国支部連合大会講演論文集, 132, 2003年10月.
28. 川尻 誠, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
AGC回路の電流テストの可能性評価,
電気関係学会四国支部連合大会講演論文集, 131, 2003年10月.
29. 松田 悟志, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
ブリッジ故障検出のための発振周波数予測対象故障について,
電気関係学会四国支部連合大会講演論文集, 130, 2003年10月.
30. 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
強到達不能状態を用いる無効状態探索法,
電気関係学会四国支部連合大会講演論文集, 149, 2002年10月.
31. 庄司 祥英, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
電流テスト時間短縮のための検査入力系列生成法の改良,
電気関係学会四国支部連合大会講演論文集, 148, 2002年10月.
32. 佐野 広和, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
縮退故障の検出回数に着目した組合せ回路のテストベクトル数の削減,
電気関係学会四国支部連合大会講演論文集, 147, 2002年10月.
33. 岩切 泰介, 四柳 浩之, 橋爪 正樹, 一宮 正博, 為貞 建臣 :
電流テストによるCMOS ICの断線故障検出法におけるテスト集合圧縮,
電気関係学会四国支部連合大会講演論文集, 146, 2002年10月.
34. 米田 大介, 橋爪 正樹, 小山 健, 四柳 浩之, 為貞 建臣 :
IDDQテストのためのウェーブレット変換によるノイズ除去,
電気関係学会四国支部連合大会講演論文集, 143, 2002年10月.
35. 竹田 哲平, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
検査入力印加間隔可変によるIDDQテスト時間短縮の可能性評価,
電気関係学会四国支部連合大会講演論文集, 142, 2002年10月.
36. 南 隆夫, 橋爪 正樹, 田坂 英司, 一宮 正博, 四柳 浩之, 為貞 建臣, 茅原 敏広 :
ICピン浮きのパワー·オフ·テスト法,
電気関係学会四国支部連合大会講演論文集, 141, 2002年10月.
37. 前田 直樹, 一宮 正博, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
BGA ICの交流磁界印加時の電流テストによるピン浮きの検出可能性,
電気関係学会四国支部連合大会講演論文集, 140, 2002年10月.
38. 高木 正夫, 月本 功, 橋爪 正樹, 一宮 正博, 四柳 浩之, 為貞 建臣 :
交流電界印加時の電源電流によるCMOS PLCC ICのピン浮き検出,
電気関係学会四国支部連合大会講演論文集, 139, 2002年10月.
39. 月本 功, 橋爪 正樹, 虫明 由起子, 四柳 浩之, 高木 正夫, 為貞 建臣 :
TTL組合せ論理回路の論理値テストによる未検出断線故障に対する電流テストの有効性,
電気関係学会四国支部連合大会講演論文集, 138, 2002年10月.
40. 大西 貴博, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
IDDQテスト用検査入力系列評価に用いる論理シミュレータの開発,
電気関係学会四国支部連合大会講演論文集, 151, 2001年9月.
41. 岩切 泰介, 四柳 浩之, 橋爪 正樹, 一宮 正博, 為貞 建臣 :
電流テストによるCMOS ICの断線故障検出法における縮退故障の検査入力と乱数パターンの評価,
電気関係学会四国支部連合大会講演論文集, 150, 2001年9月.
42. 秦 伸介, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
複数の到達不能状態を考慮する順序回路の冗長除去法,
電気関係学会四国支部連合大会講演論文集, 145, 2001年9月.
43. 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
探索空間省略による到達不能状態探索法の効率化,
電気関係学会四国支部連合大会講演論文集, 144, 2001年9月.
44. 橋爪 正樹, 佐藤 匡司, 四柳 浩之, 一宮 正博, 為貞 建臣 :
ADCL回路の高速動作用電源回路による回路動作時の消費電力,
電気関係学会四国支部連合大会講演論文集, 143, 2001年9月.
45. 辻 章公, 橋爪 正樹, 一宮 正博, 四柳 浩之, 為貞 建臣 :
交流電界印加によるICピン浮きの検出実験,
電気関係学会四国支部連合大会講演論文集, 141, 2001年9月.
46. 前田 直樹, 一宮 正博, 谷 俊一, 橋爪 正樹, 為貞 建臣 :
圧迫性神経障害の電気診断装置のための飽和防止アンプの開発,
電気関係学会四国支部連合大会講演論文集, 138, 2001年9月.
47. 虫明 由起子, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
TTL組合せ回路の断線故障に対する電流テスト法の故障検出能力,
電気関係学会四国支部連合大会講演論文集, No.10-10, 150, 2000年10月.
48. 辻 章公, 一宮 正博, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
交流電界印加時の電流テストによるICピン浮き検出法,
電気関係学会四国支部連合大会講演論文集, No.10-9, 149, 2000年10月.
49. 松尾 智成, 橋爪 正樹, 四柳 浩之, 為貞 建臣, 田坂 英司, 茅原 敏広 :
ボイラ制御用マイクロコンピュータの短絡故障シミュレータの開発,
電気関係学会四国支部連合大会講演論文集, No.10-8, 148, 2000年10月.
50. 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
状態遷移表への遷移追加と冗長除去によるテスト容易化,
電気関係学会四国支部連合大会講演論文集, No.10-7, 147, 2000年10月.
51. 大西 貴博, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
伝搬遅延時間の短い検査入力系列によるIDDQテストの高速化,
電気関係学会四国支部連合大会講演論文集, No.10-6, 146, 2000年10月.
52. 橋爪 正樹, 一宮 正博, 四柳 浩之, 為貞 建臣 :
交流電界印加時の電源電流によるCMOS IC内断線故障検出法,
電気関係学会四国支部連合大会講演論文集, No.10-5, 145, 2000年10月.
53. 山本 聡, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
フィードバックブリッジ故障の発振周波数予測法,
電気関係学会四国支部連合大会講演論文集, No.9-5, 133, 2000年10月.
54. 星加 浩志, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
スタティック型CMOS PLAの電流テスト容易化設計法の改良,
電気関係学会四国支部連合大会講演論文集, No.9-4, 132, 2000年10月.
55. 杉本 耕一, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
CMOS論理回路の高速電流テスト用検査回路,
電気関係学会四国支部連合大会講演論文集, No.9-3, 131, 2000年10月.
56. 佐藤 匡司, 橋爪 正樹, 四柳 浩之, 一宮 正博, 為貞 建臣 :
ADCL回路駆動用矩形波電源回路,
電気関係学会四国支部連合大会講演論文集, No.9-2, 130, 2000年10月.

その他・研究会:

1. 西本 誠一, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
マイクロコンピュータ回路のバス故障の実時間テスト法,
第54回FTC研究会資料, 2006年1月.
2. 飯原 健司, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
回路構造に基づく複数コアのスキャンツリー構成,
第54回FTC研究会資料, 2006年1月.
3. 永島 友彦, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
初期状態を考慮する部分スキャンシフトを用いたテスト生成について,
第52回FTC研究会資料, 2005年1月.
4. 藤本 佳照, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
レイアウト情報を用いた故障候補エリアの抽出,
電子情報通信学会技術研究報告, Vol.104, No.478, 79-84, 2004年12月.
(CiNii: 1520009408554202240)
5. 米田 大介, 橋爪 正樹, 四柳 浩之, 多田 哲生, 小山 健, 為貞 建臣 :
ウェーブレット変換を用いるIDDQテスト法,
第50回FTC研究会資料, 2004年1月.
6. 佐野 広和, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成,
電子情報通信学会技術研究報告, No.DC2003-34, 1-6, 2003年11月.
(CiNii: 1520009409437334144)
7. 秋田 哲男, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
CMOS ICの断線故障検出用電流センサ回路,
第49回FTC研究会資料, 2003年7月.
8. 橋爪 正樹, 一宮 正博, 四柳 浩之, 為貞 建臣 :
電流テストによるICピン浮き検出のための外部交流電界印加法,
第48回FTC研究会資料, 2003年1月.
9. 猪尾 信之, 橋爪 正樹, 四柳 浩之, 為貞 建臣 :
発振を生じるフィードバックブリッジ故障検出のための発振周波数予測法,
第47回FTC研究会資料, 2002年7月.
10. 大西 貴博, 四柳 浩之, 橋爪 正樹, 為貞 建臣 :
検査入力系列並び換えによるIDDQテスト時間の短縮化,
第46回FTC研究会資料, 2002年1月.
11. 辻 章公, 橋爪 正樹, 一宮 正博, 四柳 浩之, 為貞 建臣 :
電流テストによるICピン浮き検出のための外部交流電界印加法,
第45回FTC研究会資料, 2001年7月.
12. 四柳 浩之, 橋爪 正樹, 為貞 建臣, 一宮 正博 :
外部交流電界印加によるCMOS ICのオープン故障検出法と検査入力生成について,
第44回FTC研究会資料, 2001年1月.
13. Hiroyuki Yotsuyanagi, Masaki Hashizume and Takeomi Tamesada :
Adding Transitions of Undefined States to State Transition Tables for Testability Enhancement,
Workshop on RTL ATPG & DFT (WRTLT00), Sep. 2000.
14. 橋爪 正樹, 佐藤 匡司, 四柳 浩之, 為貞 建臣 :
断熱的ダイナミックCMOS論理回路用電源回路,
電子情報通信学会技術研究報告, No.FTS99-6, 1-6, 1999年4月.
(CiNii: 1520009410310609536)
15. 四柳 浩之, 橋爪 正樹, 為貞 建臣, 樹下 行三 :
到達不能状態に基づく順序回路の冗長信号線の同時除去法,
電子情報通信学会技術研究報告, No.FTS98-124, 9-16, 1999年2月.
(CiNii: 1571698602307652224)
16. 橋爪 正樹, 為貞 建臣, 森田 郁朗 :
上肢切断者のための顔面方位による計算機への入力キー選択法,
第14回バイオメカニカルシンポジウム, 175-184, 1995年7月.
17. 山田 和浩, 橋爪 正樹, 為貞 建臣, 河上 正明 :
電源電流による組合せ回路の故障検出法,
電子情報通信学会技術研究報告, Vol.VLD-88, No.55, 1-8, 1988年.
18. H. Y. Kawai, Masaki Hashizume and Takeomi Tamesada :
A Tr-Amplifier Design Utilizing a Circuit Simulator,
IEICE Technical Report, Vol.CAS-88, No.69, 67-73, 1988.
19. 井下 順功, 橋爪 正樹, 為貞 建臣 :
回路モジュールのタイミングチャートを利用した論理シミュレータ,
電子情報通信学会技術研究報告, Vol.VLD-87, No.103, 45-52, 1987年.
20. 桝田 真喜夫, 山田 和浩, 橋爪 正樹, 為貞 建臣 :
電源電流波形による論理回路の故障診断法,
電子情報通信学会技術研究報告, Vol.FTS-87, No.16, 5-10, 1987年.
21. 平野 収三, 橋爪 正樹, 為貞 建臣 :
マイクロコンピュータの編集設計システムの試作,
情報処理学会設計自動化研究会, Vol.DA-34, No.5, 1-8, 1986年.
22. 橋爪 正樹, 山本 博資, 為貞 建臣, 埴渕 敏明 :
内容検索メモリの性能評価,
電子情報通信学会技術研究報告, Vol.EC84, No.50, 1-11, 1985年.
23. 竹内 成和, 山本 博資, 為貞 建臣 :
リープフロッグ形SCF構成法に関する一検討,
CAS, Vol.82, No.13, 65-72, 1982年5月.

特許:

1. 古川 靖夫, 一宮 正博, 橋爪 正樹, 為貞 建臣 : LSI試験装置, 特願401987 (2000年12月), .
2. 古川 靖夫, 橋爪 正樹, 一宮 正博, 為貞 建臣 : IDDQ試験装置, (1999年9月), .
3. 橋爪 正樹, 四柳 浩之, 為貞 建臣, 茅原 敏広, 田坂 英司 : ディジタル電子計算機回路の故障検査方法, 特願009177 (1999年1月), .
4. 橋爪 正樹, 為貞 建臣, 田坂 英司, 茅原 敏広 : シーケンス制御機器の故障検査法, 特願313569 (1991年10月), 特開19533 (1994年1月), 特許第2611892号 (1997年2月).